第6章组合逻辑电路.ppt
第 6 章 组合逻辑电路,第6章 组合逻辑电路 第 1 节 数字电路概述 第 2 节 基本逻辑和逻辑门 第 3 节 逻辑代数 第 4 节 TTL集成门电路 第 5 节 MOS集成门电路 第 6 节 组合逻辑电路的分析和设计 第 7 节 常用集成组合逻辑电路 第 8 节 组合逻辑集成电路使用实际问题,第6章 重点,各种逻辑门(与门、或门、非门、与非门、或非门、与或非门、异或门、传输门、三态门等）的逻辑符号、逻辑表达式和真值表 组合逻辑电路的分析与设计方法 编码器、译码器 TTL电路、MOS电路的特点,第1节 数字电路概述,主要由触发器组成,主要由门电路组成,1、晶体管工作在开关状态； 2、对信号大小的要求减弱，抗干扰能力强； 3、主要研究输出与输入之间的逻辑关系，用逻辑代数方法，表达功能用真值表、逻辑表达式、波形图。,二、二进制数 （略）,三、脉冲数字信号,脉冲幅度A 脉冲前沿 脉冲后沿 脉冲宽度tp 脉冲周期T 脉冲频率f,后沿,后沿,前沿,前沿,一、数字电路的特点,模拟信号速度测量例,四、举例,0,1,1,0,正逻辑系统,负逻辑系统,门：即开关，条件满足，信号通过；条件不满足，信 号不能通过。,只要能判断高低电平即可,第2节 基本逻辑和逻辑门,“与”逻辑：所有条件满足，事件才发生。,开关：闭合为1，打开为0。 灯：亮为1，不亮为0。,有0出0，全1出1 有低出低，全高出高,一、与门电路,“或”逻辑：只要有条件满足，事件就发生。,有1出1，全0出0 有高出高，全低出低,二、或门电路,“非”逻辑：条件满足，事件不发生； 条件不满足，事件发生。,有1出0，有0出1 有高出低，有低出高 取反,三、非门电路,“与”、“或”、“非”是三种基本的逻辑关系，任何其它的 逻辑关系都可以以它们为基础表示。,四、复合门电路,与门、或门、与非门、或非门、异或门、同或门的输入A、B的波形如图所示，输出分别为F1、F2、F3、F4、F5、F6。根据输入A、B的波形，画出各输出端的波形。,解： 根据它们的逻辑关系，可画出波形图如图所示。,注意！ 作图时要用尺画 并对齐。,例：,1、什么是模拟电路？什么是数字电路？ 2、什么是组合逻辑电路？什么是时序逻辑电路？ 3、什么是正逻辑？什么是负逻辑？ 4、什么是与逻辑？什么是或逻辑？ 5、什么是异或门、同或门、三态门、传输门？,习题：P328 6.9.7 ;6.9.9,思考题,0 0=0 1=1 0=0,1 1=1,0+0=0,0+1=1+0=1+1=1,（一）基本运算规则,A+0=A,A+1=1,A 0 =0 A=0,A 1= 1 A =A,常量与常量,常量与变量,第 3 节 逻辑代数,（二）基本代数规律,交换律,结合律,分配律,A+B=B+A,A B=B A,A+(B+C)=(A+B)+C=(A+C)+B,A (B C)=(A B) C,A(B+C)=A B+A C,A+B C=(A+B)(A+C),（三）吸收规则,1.原变量的吸收：,A+AB=A,证明：,A+AB=A(1+B)=A1=A,利用运算规则可以对逻辑式进行化简。,例如：,2.反变量的吸收：,证明：,例如：,根据加法对乘法的分配率,证明：,例如：,3.混合变量的吸收：,可以用列真值表的方法证明：,4. 反演定律：,第4节 TTL集成逻辑门,三极管非门,嵌位二极管,与非门,分离元件门电路缺点,1、体积大、工作不可靠。,2、需要不同电源。,3、各种门的输入、输出电平不匹配。,一、TTL与非门,速度、带负载能力,1、任一输入为低电平（0.3V）时,1V,不足以让 V2、V5导通,1、任一输入为低电平（0.3V）时,1V,uo=5-uR2-ube3-ube43.4V高电平！,忽略IB,2、输入全为高电平（3.4V）时,电位被嵌 在2.1V,全反偏,1V,0.7V,V2,2、输入全为高电平（3.4V）时,全反偏,uF=0.3V,此电路,电压传输特性,1、输出高电平UOH 典型值为3.5V，产品规范值UOH 2.4V 2、输出低电平UOL 典型值为0.35V，产品规范值UOL 0.8V 3、关门电平Uoff 低电平上限值，反映抗正向干扰能力。 Uoff 0.8V 4、开门电平Uon 高电平下限值，反映抗负向干扰能力。 Uon 1.8V,5、扇出系数N 带同类IC的数量，N 8,6、平均传输时间,tpd40nS,前级输出为 高电平时,前级,后级,流出前级 电流IOH（拉电流）,输入输出负载特性,1、前后级之间电流的联系,前级输出为 低电平时,前级,后级,流入前级的电流IOL 约 1.4mA (灌电流),2、输入端接一电阻R接地,“1”,“0”？,R较小时,uiUT T2不导通，输出高电平。,R增大,Ruiui=UT时，输出低电平。,R临界=1.45K,1、悬空的输入端相当于接高电平。,2、为了防止干扰，可将悬空的输入端接高电平。,说明,二、集电极开路的与非门（OC门）,使用时需要外接电阻，也可直接接负载,线与功能 输出端可相连,符号,功能表,三、三态门,MOS集成门电路,PMOS,NMOS,CMOS,型号系列CC4000B,MC14500 CD4000,工艺简单,速度高,功耗极小,电源电压范围宽,能与TTL联接，输出摆幅大，扰干扰能力强，驱动能力强，速度较快。,第5节 MOS集成门,一、非门,ui=0,u=“”,工作原理,ui=,u=“”,工作原理：,F,二、与非门、或非门,工作原理类似于互补对称功率放大电路。用两个管子来保证信号通过。,设开启电压为3V，ui在010V间变化，当控制信号C=10V时， ui在7V以下V2导通， ui在310V范围内，V1导通。从而保证信号ui都能通过。,三、传输门(模拟电子开关),四、三态门,思考题 1、TTL集成门电路有哪些参数？它们的含义是什么？ 2、OC门可以使用两种电压？ 3、什么叫三态门？有何用途？ 4、用传输门可能构成三态门吗？,习题：P328 6.9.11 6.9.15,一、逻辑电路分析,已知电路 结构,找出输入输出之间的逻辑关系,第6节 组合逻辑电路的分析和设计,分析下图的逻辑功能。,例1：,分析下图的逻辑功能。,例2：,分析下图的逻辑功能。,0,1,被封锁,1,1,例3：,1,0,被封锁,1,多路选择器（二选一）,分析下图的逻辑功能,直接列真值表,F2,F1,F3,例4：,(AB)L,(A=B)L,(AB)L,AB,A=B,AB,例5：利用四位集成电路比较器74LS85设计七位二进制数比较器,74LS85,七位二进制数比较器（采用两片74LS85）,74LS85,74LS85,数据选择器,从一组数据中选择一路信号进行传输的电路，称为数据选择器。,控制信号,输入信号,输出信号,数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。,从n个数据中选择一路传输，称为一位数据选择器。从m组数据中各选择一路传输，称为m位数据选择器。,控制信号,四二选一选择器,如图所示是一个可用于保险柜等场合的密码锁控制电路。开锁的条件是：(1)要拨对密码；(2)要将开锁控制开关S闭合。如果以上两个条件都得到满足，开锁信号为0，报警信号为1，锁打开而不发出报警信号。拨错密码则开锁信号为1，报警信号为0，锁打不开而警铃报警。试分析该电路的密码是多少。,(开锁信号),(报警信号),例6,开锁信号,报警信号,当A=1 B=0 C=0 D=1时, F1=0,密码:1001,密码拨对时, F1=0 , F2=1,密码拨错时, F1=1 , F2=0,断开S时, F1=1 , F2=1 密码锁电路不工作,任务要求,最简单的逻辑电路,二、 设计逻辑电路,例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,解：1、首先指明逻辑符号取“0”、“1”的含义。 输入：同意为1，不同意为0；输出：通过是1，否则是0。,2、列真值表,卡诺图法,4、根据逻辑表达式画出逻辑图。,组合逻辑电路设计以芯片少,品种少为优,二进制加法:,被加数+加数+低位来的进位数 =本位的和 + 向高位的进位,半加器:不考虑从低位来的进位数,全加器:考虑从低位来的进位数,例2 二进制加法器,设计的一般步骤：,(1)根据逻辑功能列出真值表。,输入信号：加数 被加数,输出信号：本位的和 向高位的进位数,(一)半加器,机械进度,(2)根据真值表写出逻辑表达式。,异或,与,(3)根据逻辑表达式画出逻辑电路。,逻辑功能,输入信号：加数 被加数 从低位来的进位,输出信号：本位的和 向高位的进位数,真值表,(二)全加器,逻辑表达式,F=真值为1各行的乘积项的逻辑和,=真值为0各行的乘积项的逻辑和,逻辑表达式,化简,电路图,逻辑符号,四位全加器逻辑图：,1、分析逻辑电路的步骤是什么？ 2、设计逻辑电路的步骤是什么？,习题：P329 6.9.18 ；6.9.27(1)、(2),思考题,编码：用代码表示各种对象或信号的过程。 编码器：具有编码功能的逻辑电路。 二进制编码器：将一系列信号状态编制成二进制代码。 N位二进制代码有2n种不同的组合，可以表示2n个信号。,设计编码器的过程与设计一般的组合逻辑电路相同， 首先要列出状态表，然后写出逻辑表达式并进行化简， 最后画出逻辑图。,一、编码器,第7节 常用集成组合逻辑电路,8-3译码器逻辑图,编码表,1、 二进制编码器,输入端：十个按键 A0A9,输出端： F1F4,编码器真值表,2.二-十进制编码器:,十键8421码编码器的逻辑图,当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。,3. 优先编码器,CT74LS4147 编码器功能表,例:CT74LS147集成优先编码器(10线-4线),T4147引脚图,低电平 有效,集成优先编码器(8线-3线),为选通输入端，低电平有效,编码器工作,输出均被锁定在高电平,集成优先编码器(8线-3线),为选通输出端，只有当所有的编码输入都为高电平，且 =0时， ，表示无编码信号输入，级连时可以扩展优先编码功能。,用二片148接成16线-4线优先编码器,（2）有编码为0，无编码时为1,将具有特定含义的二进制代码变换成一定的输出信号，以表示二进制代码的原意，这一过程称为译码。实现译码功能的组合电路为译码器。,(一)二进制译码器,n位的二进制数,n个逻辑变量,2n个输出状态,n个输入线,2n个输出线,二、 译码器和数字显示,n=2 的译码器：,输入端：A1、A2 输出端：F1、F2 使能端：E,真值表：,逻辑表达式：,译码器电路：,国产数字集成电路产品中有2线-4线、3线-8线、 4线-16线等二进制译码器。,(1)数码显示器,简称 。常用的有辉光数码管、荧光数码管、液晶显示器以及发光二极管(LED),LED显示器：,数码管,(二)显示译码器,(2)显示译码器,一、电平转换电路,OC门怎样与CMOS电路接口？,OC门输出为低电平时ULH0.8V, CMOS要求 3V； OC门输出为高电平时UHL 2.4V CMOS要求 7V，故采用上拉电阻的方法。,第8节 组合逻辑集成电路使用实际问题,问题：CMOS低电平时的输出电流小,方法1： CMOS,2： 缓冲器,3： 专用电平转换接口。,二、 扩大带负载能力,原则：不能改变逻辑功能,四、组合电路的竞争冒险,原因：门电路有延迟时间p326,三、多余管脚的处理,思考题 1、分析逻辑电路的步骤是什么？ 2、设计逻辑电路的步骤是什么？,习题：P331 6.9.25 6.9.26 6.9.31,参考：上海交大20章 大连理工大学11章,
