第6章 输入输出系统.ppt

1,第6章 输入/输出系统,6.1 输入/输出系统概述 6.2 程序直接控制方式 6.3 程序中断控制方式 6.4 直接存储器存取方式 6.5 通道方式 6.6 总线技术,2,6.1 输入输出系统概述,计算机系统可划分为： CPU子系统 存储器子系统 输入输出子系统,主机系统,输入输出子系统包括： 外部设备、设备控制器（I/O接口）,外设与主机交换信息一般是以总线作为传送信息的枢纽，并在主机与外设之间设置I/O接口，在程序或硬件的控制下完成输入/输出操作。,提供主机系统与外界进行交往或通信的手段,3,不把外设直接连到系统总线的原因: 各外设使用不同的操作方法。 外设数据传送速度较存储器、CPU慢。 数据格式不同。,4,6.1.1 I/O接口的主要功能及基本组成,用于连接主机与外设的转换机构即I/O接口电路，简称I/O接口。 1）I/O接口的基本功能 实现主机与外设间的数据传送控制。 实现数据缓冲，以达到主机与外设间的速度匹配。 接受主机命令，提供设备接口的状态，并按照主机的命令控制设备。,5,2）I/O接口的基本组成,值得注意：状态信息、控制信息、数据信息在主机与接口间都是通过数据总线交换的。,6,3）I/O接口的分类,按接口和外设间的数据传送格式可分类为：串行接口和并行接口 按主机访问I/O设备的控制方式分类为:程序查询接口、中断接口、直接存储器存取（DMA）接口等 按接口所连的总线分类为：ISA总线接口、EISA总线接口、PCI总线接口等 某种外设所连接口还可按它的接口标准分类，如VGA接口、AGP接口等。 按接口所连设备的类型分类为：CRT接口、A/D转换接口、D/A转换接口、硬盘驱动器接口、网络接口等,7,6.1.2 外设的识别和端口寻址,1）外设的识别 识别外设是通过地址总线和I/O接口电路中的外设识别电路实现的。 主机与外设进行信息传输，在接口中必须有些寄存器或特定的硬件电路供主机直接存取。这些能被主机直接访问的寄存器或特定的硬件电路称为I/O端口。 I/O端口地址是主机和外设直接通信的地址。 若干个端口（通常有：数据端口、控制端口、状态端口）加上相应的控制逻辑电路组成接口。,8,2）I/O端口地址的编址方式,统一编址（存储器映射方式）,PDP11机采用统一编址方式，把主存的高4KB地址（f000h-ffffh）留给外设寄存器和CPU寄存器。,独立编址（I/O映射方式）,INTEL 80x86采用独立编址方式，I/O地址空间由64K个8位端口组成，二个连续的8位端口可作为16位端口处理，四个连续的8位端口可作为32位端口处理。,9,6.1.3 I/O数据传送控制方式,程序直接控制方式 程序中断控制方式 直接存储器存取方式（DMA） I/O通道控制方式 外围处理机方式,10,6.2 程序直接控制方式,通过程序来控制主机与外设的数据交换。一般在程序中安排相应的I/O指令，通过这些指令直接控制外设的工作。 程序直接控制方式又分为两种情况 无条件传送方式 条件传送方式,11,6.2.1 无条件传送方式,D0-D7,1,地址译码,A0-A15,1,输出锁存器,往输出设备,输入缓冲器,来自输入设备,12,由CPU查询外设的运行状态，直接利用I/O指令控制数据的传送过程。也称程序查询方式。 该方式要求CPU与外设间的接口电路需要两个端口：数据端口和状态信息端口。,6.2.2 条件传送方式,13,1）查询输入方式接口的基本结构及工作过程,输入设备,数据,选通,D,Q,R,+5V,1,1,锁存器,数据缓冲器,（8）,D0-D7,A0-A15,缓冲器,（1）,READY,14,2）查询输出方式接口的基本结构及工作过程,地址译码,A0-A15,1,输出设备,数据,1,Q,D,R,+5V,缓冲器,（1）,BUSY,锁存器,15,程序控制传送方式的缺点,程序控制传送方式需要不断查询外设的状态，大量时间花在等待循环中，当主机与中、低速外设交换信息时，大大降低了CPU的利用率； CPU与外设串行工作 ； 不能发现和处理随机事件 （如：错误和异常）。,16,6.3 程序中断传送方式,当外设数据准备完毕时向CPU发出中断请求，CPU响应中断时完成数据的传送过程。 6.3.1 中断的基本概念 6.3.2 中断请求和中断判优 6.3.3 中断响应和中断处理 6.3.4 多重中断与中断屏蔽 6.3.5 程序中断方式接口的基本结构及工作过程,17,6.3.1 中断的基本概念,1）什么是中断? 由于外设的请求或某事件的发生迫使CPU暂停执行现行程序，而转至另一中断服务程序去处理相应的请求或事件，处理完毕后再返回运行原程序，这一全过程称为中断。,18,2）中断源,引起中断的事件，即发出中断请求的来源，称为中断源。 中断源类型 I/O设备、定时时钟等来自CPU外部的中断，又称为外部中断。 CPU硬件故障或执行指令异常引起的中断。 由陷阱指令产生的软中断，它是编程人员在程序中预先安排好的，通常用于实现操作系统的调用及方便用户调试程序，它不具有随机性。,19,3）中断系统,中断系统是为实现中断而设置的各种硬件和软件，它包括中断控制逻辑及相应管理中断的指令。 中断系统的功能 能响应中断，处理中断及返回； 能实现中断优先权排队，在多个中断源同时提出中断请求时，能根据各中断源的轻重缓急确定首先响应哪一中断源的请求； 能实现中断的多级嵌套，高级中断能中断低级中断。,20,4）中断的作用,CPU与外设并行工作，多个外设亦可并行工作,现行程序,中断服务程序,CPU,外设,启动,中断请求,启动,响应,返回,中断请求,响应,启动,返回,21,故障处理 实时处理 实现人机联系（调试程序设置断点） 实现多道程序和分时操作（定时中断） 多处理机系统中各处理机间的联系,22,5）中断全过程,（1）中断请求 （2）中断判优 （3）中断响应 （4）中断处理 （5）中断返回,执行中断服务程序完成,23,6.3.2 中断请求和中断判优,1）中断请求 中断源发中断请求信号，送至CPU的中断请求线，一般要求接口电路设置： 中断请求触发器 中断屏蔽触发器 中断请求触发器： 用于锁存请求信号，当CPU响应中断后，撤消本次中断请求。 多个中断触发器构成中断寄存器。 中断寄存器的内容称为中断字。,24,2）中断判优,对于同时出现的多个中断请求，CPU应首先响应哪一个请求? 对中断优先权的判定采用三种方法 软件查询 硬件排队 专用硬件（例如：中断控制器8259A） （1）软件查询方式,查询次序体现了事先规定好的优先级，最先查询的中断源优先级最高。,25,26,（2）硬件排队,链式优先权排队电路,编码电路,27,6.3.3 中断响应和中断处理,1）中断响应 （1）中断允许触发器 对于中断源的中断请求，CPU并不一定响应。CPU在运行一些重要程序时，不希望外界去干挠。为此，在CPU的内部设置中断允许触发器IFF。,CPU对紧急事件的响应处理不受IFF的控制，只要有请求，CPU就立即响应。这种不受IFF控制的中断称为“非屏蔽中断”。,28,（2）CPU响应中断条件,CPU响应中断必须满足以下几个条件： CPU中断请求线上的信号有效，即中断请求触发器置1，且不被接口的屏蔽触发器所屏蔽； CPU内部的中断允许触发器IFF置1，即开中断（对于非屏蔽中断，此条件不起作用）； 现行指令运行结束。,29,（3）中断响应操作,CPU响应中断，进入中断响应周期，一般由硬件自动完成以下三个操作（称为中断隐指令）： 关中断。屏蔽CPU内部的中断允许触发器，不允许CPU接受新的中断请求，以免在保护断点和现场时被其它中断干挠。（或软件关） 保留程序断点地址，以便在中断服务之后返回原程序。 转入中断服务程序执行。同时由硬件电路撤消中断请求信号。,30,（4）转向中断服务程序入口地址的方法,一般采用两种方式：向量中断和非向量中断。 向量中断：目前应用广泛的方法。 向量中断提供中断服务程序入口地址有两种方法： 被选中的设备直接产生中断向量。 采用间接寻址方式通过中断跳转表（中断向量表）转到中断服务程序的入口。,31,2）中断处理及中断返回,32,6.3.4 多重中断与中断屏蔽,1）多重中断 CPU在执行某个中断服务程序中，接收到新的较高级中断请求，从而中断正在处理的中断，响应优先级别高的中断请求，在进入运行新的中断服务程序中，又出现了更高级的中断请求如此一个中断请求尚未处理完，又转而处理新的中断请求，称为多重中断或称为中断的多级嵌套。,33,实现多重中断需要注意的两个问题： 在中断服务程序执行过程中必须开放中断。 必须加入屏蔽本级和较低级的中断请求的环节，保证只有高级中断源才能中断低级的中断处理。,34,2）中断屏蔽,用程序方式有选择地封锁部分中断，而允许其余部分中断仍能得到响应称为中断屏蔽。 实现方法：为每个中断源设置一个中断屏蔽触发器，来屏蔽该设备的中断请求。 通常把多个中断源的中断屏蔽触发器组成一个中断屏蔽寄存器，其内容称为屏蔽字。 屏蔽字由程序设置。当屏蔽字某位为“1”时，对应中断源中断请求信号被“屏蔽”，否则允许中断请求信号送至CPU的请求线。,35,36,I1 I2 I3 I4，则各级屏蔽字为：,在保护现场与开中断间送入新屏蔽字,37,例如：在Tx时刻I1、I2和I4级同时产生中断，在中断处理完毕后，在Ty时刻I3级发出申请，在CPU为I3服务时，I1级发出请求，在CPU为I1服务时，I2级发出请求。则CPU的运行轨迹：,38,3）中断升级,中断屏蔽字的另一个作用是可以改变中断处理的次序。若中断响应的优先级次序为I1 I2 I3 I4，各级屏蔽字为：,中断处理的次序： I1 I4 I3 I2,39,例如：在Tx时刻I1、I2和I4级同时产生中断，在中断处理完毕后，在Ty时刻I3级发出申请，在CPU为I3服务时，I1级发出请求，在CPU为I1服务时，I2级发出请求。则CPU的运行轨迹：,40,6.3.5 程序中断方式接口的基本结构及工作过程,地址译码,M/IO,输入锁存器,输入缓冲器,（8）,D0-D7,U1,INTR,Q,+5V,中断 请求,RD,1,U2,选通,输入设备,中断 屏蔽,中断类型码,41,6.4 直接存储器存取方式,直接存储器存取（Direct Memory Access）方式简称DMA方式。 DMA方式通过硬件（DMAC）控制实现两种存储介质之间直接数据传送，在传送过程中无需CPU干预。 两种存储介质之间直接数据传送: 主存-I/O端口 主存-主存 I/O端口-I/O端口 DMA方式的数据传送速率很高，适用于高速、批量数据传送。,42,6.4.1 DMA的基本概念,1）DMA方式的特点 主存既可被CPU访问，又可被外设访问。 在数据传送时，主存地址的确定、传送数据的计数等由硬件电路直接实现，无需CPU干预。 在主存中要开辟连续地址的专用缓冲区，供给或接收外设数据。 CPU和外设并行工作，提高了系统效率。 DMA在传送开始前要通过程序进行预处理，结束后要通过中断进行后处理。,43,2）DMA方式和程序中断方式的区别,是否占用CPU资源来保护现场和恢复现场。 数据传送过程是否需要CPU干预。 CPU响应的时机不同。 二者的优先权不同。 应用不同。,44,3）DMA的传送方式,DMA控制器与CPU怎样分时使用主存呢？ （1）CPU暂停方式（成组传送）,45,CPU暂停方式适用于数据传送率很高的外设进行成组传送。 优点：控制简单。可减少系统总线控制权的交换次数，有利于提高输入/输出的速度。 缺点：主存效能没有充分发挥，相当一部分主存工作周期是空闲的。（外设二个数据间的间隔一般大于主存存储周期）,46,（2）周期窃取方式（周期挪用、单字传送）,47,周期窃取方式适用于外设读写周期大于主存存储周期的情况。 优点：较好地发挥主存和CPU效率。 缺点：外设每一次挪用都有请求、建立和归还总线控制权过程。,48,（3）存储器分时方式（DMA与CPU交替访问）,49,存储器分时方式适用于CPU周期比主存周期长很多的情况。 优点：总线控制权的转移几乎不需要时间，DMA传送效率高。 缺点：供DMA使用的时间片可能成为空操作，造成一些浪费。,50,6.4.2 DMA控制器组成,对DMA方式的数据传送过程进行控制的硬件电路称为DMA控制器，简称DMAC。,设备寄 存器 中断控 制逻辑 DMA控制逻辑 DMA 接口,51,1）设备寄存器,MAR ：主存地址寄存器 DMA传送开始前，程序将主存缓冲区首地址送入；在DMA传送期间，每交换一个字，由硬件逻辑将其自动加1。 ADR：外设地址寄存器 存放设备码或表示设备存储区的寻址信息。 WC：字数计数器 DMA传送开始前，由程序将要交换的一批数据块的长度即字计数值送入WC。DMA传送时，每交换一个字，硬件逻辑将其自动减1，直到一批数据交换完毕，WC产生计数结束 信号。,52,CSR：控制与状态寄存器 存放控制字与状态字。 DBR：数据缓冲寄存器 存放DMA传输过程中的数据，一般是存储器一次交换所需的长度。有些设备一次读写的数据位数较小，如位或字节长度，则接口中还应有装配和分拆数据的寄存器或具有移位功能。,53,2）中断控制逻辑,负责请求CPU对DMA进行预处理和后处理。,3）DMA控制逻辑,在取得总线控制权后，控制主存和设备之间的数据传送 。,54,4）DMA接口,包括与主机和I/O设备两个方向的数据线，地址线和控制信号线以及有关收发与驱动线路。 地址总线 主控状态：呈输出 从属状态：呈输入 数据总线 主控状态：数据 从属状态：控制字、状态字、初始参数,55,读写线 /MEMR、/IOW /MEMW、/IOR 两对握手联络信号线 总线请求HRQ、总线响应HLDA -DMAC与CPU间的握手联络 DMA请求DREQ 、DMA响应DACK -DMAC与I/O设备间的握手联络,56,6.4.3 DMA数据传送过程,DMA的传送过程可分为三个阶段： 传送前预处理；正式数据传送；传送后处理。 1）传送前预处理 CPU通过程序I/O的方式给DMA控制器预置初值，取状态和送传送需要的有关参数。 如 DMA 方式、主存地址、传送的字数等。,57,2）数据传送,58,3）传送后处理,由传送字数计数器的值为0或溢出或传送出错引发向CPU的中断请求信号。 CPU响应后，转入中断服务： 若需要继续交换数据，则再次对DMA进行初始化； 若不需要交换数据，则停止外设； 若为出错，则转错误诊断及处理程序。,59,6.5 通道方式,6.5.1 通道的基本概念 1）什么是通道 通道是一种比DMA更高级的I/O控制部件，具有更强的独立处理数据I/O的功能，能同时控制多台同类型或不同类型的设备。它在一定的硬件基础上，利用通道程序实现对I/O的控制，更多地免去了CPU的介入，使系统并行性更高。,60,2）DMA与通道的重要区别,DMA完全借助于硬件完成数据传送，而通道则通过一组通道命令与硬件一起完成数据传送。,61,3）通道的功能 接受CPU的I/O指令，按要求与指定的外部设备进行通信。 从主存读取通道指令，经译码后向设备控制器和设备发送控制命令。 控制外设与主存之间进行数据传送，并根据要求提供中间缓存。 从外设得到设备的状态信息，同时保存通道本身的状态信息。 把外设的中断请求和通道本身的中断请求，按次序及时报告CPU。,62,6.5.2 通道的类型,63,有两种类型的总线，两类总线可以分别按照各自的时序同时进行工作。 存储总线 承担通道与主存、CPU与主存之间的数据传输任务。 通道总线，即/总线 承担外围设备与通道之间的数据传送任务。,64,从逻辑结构上讲，I/O系统一般具有四级连接： CPU与主存 通道 设备控制器 外设 一条通道总线可以接若干个设备控制器 一个设备控制器可以接一个或多个设备,65,按照通道的工作方式，通道分为三种类型： 字节多路通道： 适用于低速、中速面向字符的外设。 选择通道： 适用于高速外设。 数组多路通道： 选择通道和字节多路通道的结合。,66,6.5.3 通道结构的发展,1）输入输出处理机（ IOP ） IOP不是一台独立的计算机，而是计算机系统中的一个部件。IOP可以和CPU并行工作，提供高速的DMA处理能力，实现数据的高速传送。 2）外围处理机（PPU） 外围处理机结构更接近于一般处理机，或者就是选用已有的通用机。外围机基本上是独立于主处理机工作的，应用于大型高效率的计算机系统中。,67,6.6 总线技术,总线是一组能为多个部件分时共享的信息传送线，用来连接多个部件，并为之提供信息交换通路。 总线的特点：具有共享性和分时性。 从广义来说，总线不仅是一组信号线，还包含相关的总线协议，即各部件必须遵守的规则，这样各部件才能有序地分时、共享该总线。,68,6.6.1 总线通信控制,1）同步通信 总线上的部件通过总线进行信息传送时，用一个公共的时钟信号进行同步。,69,2）异步通信,异步通信允许总线上的各部件有各自的时钟，在部件之间进行通信时没有公共的时间标准。利用数据发送部件和接收部件之间的相互“握手”信号来实现总线数据传送。,70,3）扩展同步通信 (半同步方式 ) 引入一个或数个Tw时钟周期，使总线周期长度可随实际需要而变。在同步通信中引入了异步控制的思想，增强了同步的灵活性。,71,6.6.2 总线组成及总线仲裁方式,1）总线组成 传输线、总线接口、总线仲裁（或判优）部件 总线接口、总线仲裁（或判优）称为总线控制器。 总线接口主要包括总线驱动、中断逻辑。,72,总线仲裁： 由于存在多个部件或设备同时申请对总线的使用权，要保证同一时间内只允许一个申请者使用，因此需设置总线判优控制机构，即总线仲裁控制器。 仲裁控制机构的设置可分为： （1）集中式控制：控制逻辑集中在一个部件上 （2）分布式控制：控制逻辑分散在连接总线的各个部件或设备上,73,2）集中式控制的总线仲裁实现方式,链式查询方式 计数器定时查询方式 独立请求方式,74,链式查询方式,BS（忙） 该线有效，表示总线正被某外设使用。 BR（总线请求） 该线有效，表示至少有一个外设要求使用总线。 BG（总线同意） 该线有效，表示总线控制部件响应总线请求。,75,链式查询方式的主要特征是总线同意信号BG的传送方式：串行地从一个设备接口送到下一个设备接口。,76,6.6.3 总线类型和总线标准,1）总线类型 按总线所处位置分类 CPU内部总线（部件内总线） 系统总线（内总线） 外总线,77,按数据传输格式分类 串行总线 并行总线 按传送信息的内容分类 地址总线 数据总线 控制总线 电源和地线 备用线,78,2）总线标准,对插件互连采用同一总线标准，使得不同厂家生产的插件具有通用性，用户可按总线标准选购所需插件组装成所需的系统或可按选定的总线标准去设计I/O接口，连接所需外设。 总线标准中对插件的信号系统、电气特性和机械物理规格等作出明确规定。 信号系统的规定一般包括数据宽度、地址空间、传输速率、总线握手协定和总线判决协定等内容。 电气特性定义每一根线上信号的传递方向及有效电平范围。,79,总线标准的形成一般有两种途径 各种标准化组织制定； 工业标准。 广泛采用的典型标准 插件间互连总线：S-100总线、APPLE总线、STD总线、微通道MCA总线。 系统总线：PC总线、ISA总线和EISA总线 局部总线：VESA、PCI和AGP总线 外总线：RS-232C、 USB 、 IEEE 1394,80,本章知识点,I/O接口的基本功能、组成与分类；外设的识别和I/O端口地址的编址方式；I/O数据传送控制方式。 程序直接控制方式：无条件传送方式接口的基本结构及工作过程；查询输入方式接口的基本结构及工作过程；查询输出方式接口的基本结构及工作过程。,81,程序中断传送方式：中断的概念、中断源、中断系统、中断的作用、中断全过程；中断请求（中断请求触发器、中断字）和中断判优（软件查询、硬件排队）；中断响应（中断允许触发器、中断响应条件、中断响应操作、中断向量）和中断处理；多重中断与中断屏蔽（中断屏蔽触发器、中断屏蔽字、中断响应的优先级、中断处理的优先级、中断升级、CPU运行轨迹）；程序中断方式接口的基本结构及工作过程。,82,直接存储器存取方式：DMA方式的特点、DMA方式和程序中断方式的区别、DMA传送方式；DMA控制器组成；DMA数据传送过程。 通道方式：什么是通道？DMA与通道的重要区别、通道的功能；通道的类型（字节多路通道、选择通道、数组多路通道）。 总线技术：总线通信控制方式；总线组成、集中式控制的总线仲裁实现方式（链式查询方式）；总线类型和总线标准。,