[工学]EDA技术实验讲义11114.doc
《[工学]EDA技术实验讲义11114.doc》由会员分享,可在线阅读,更多相关《[工学]EDA技术实验讲义11114.doc(91页珍藏版)》请在三一文库上搜索。
1、EDA实验讲义 康芯科技 EDA技术实验讲义第三版 杭州康芯电子有限公司www.kx-配套资料使用说明一、 设备配件1、 电源线一根2、 并口下载线一个3、 十芯JTAG口线一根4、 十四芯线一根5、 USB下载线一根6、 USB下载器一个7、 RS232串口线一根8、 单口红色小线若干根9、 配套讲义一本二、 配套资料使用使用说明为了使您更好更快地了解和使用本公司产品,本公司特录制了音像资料,在这里做相关说明:1、 本公司EDA/SOPC产品的主系统主要GW48PK2S/PK3/PK4,适配板GWAC6/AC12/GW2C35/GW3C40等,如您定购的设备主系统型号是GW48-PK3,适配
2、板地的型号是GWAC6,那么给您提供的光盘里文件夹:GW48-PK3+1C6_12;2、 在每个主文件夹有如下文件:l 在您对本公司产品还不了解,可以打开PPT文件“系统特色及功能说明”,包含部分系统及适配板原理图;l “EDABOOK3_FOR_1C6(或2C5/3C40)”文件夹是科学出版社出版的EDA实用教程配套例程,每个配套例程都有音视或PPT说明;l 如您设备计算机组成原理,那么”CT_BOOK1_FOR_1C6_12(或2C35/3C40)”就是现代计算机组成原理教材的配套例程;l “原理图”文件夹里的文件主要是是设备主系统及适配板的原理图,包括1C6/2C35/ADDA/SRAM
3、/FLASH等。l 在“A_FILE”文件夹里,包括所有设备上液晶的使用手册和技术参数;如您的设备配有“DDS函数发生器”模块,此模块具体使用说明在此文件夹里, “Guagle.wave”是任意波生成器软件,在使用“DDS函数发生器”可使用到此软件l 本公司每套设备都配有经典演示示例,具体演示文件及说明在“系统经典示例及说明”文件夹里。 3、 改进后的设备PK2S/PK4可增配全数字DDS函数发生器模块,这给需要此功能的用户在教学上带来了很大的方便。使用说明请参考“DDS全数字函数发生器使用说明。PPT”。4、 如您想对QuartusII软件及康芯GW48系列EDA设备快速的了解,可以打开“软
4、硬件操作流程_实验1计数器”文件夹,里面详尽地介绍了从软件建工程仿真锁定引脚-硬件下载测试等一系列操作方法。5、 为了使您对VHDL语法讲解方便,本公司专门录制了VHDL培训音视资料,具体在文件夹”康芯EDA_VHDL培训音视资料”文件夹里。目 录第一章 实验系统概要说明 一、GW48教学实验系统原理与使用介绍.5二、实验电路结构图说明.9三、实验电路结构图.11四、EDA/SOPC适配板及ADDA/DDS功能板说明12五、GW48CK/PK2/PK3/PK4 系统万能接插口与结构图信号/与芯片引脚对照表 15第二章 软硬件操作流程2.1 十进制计数器流程.172.1.1 建立工作文件. .1
5、72.1.2 创建工程.182.1.3 编译前设置. .182.1.4 全程编译.192.1.5 时序仿真.212.2 引脚设置和下载.212.2.1. 配置文件下载.222.2.2 编程配置器件.232.3 signal TapII实时测试.24第三章 EDA_VHDL实验/设计与电子设计竞赛 3-1应用QuartusII完成基本组合电路设计.27 3-2.应用QuartusII完成基本时序电路的设计.28 3-3设计含异步清0和同步时钟使能的加法计数器.29 3-4. 7段数码显示译码器设计.29 3-5. 8位数码扫描显示电路设计.31 3-6. 数控分频器的设计.32 3-7. 移位寄
6、存器设计.33 3-8. 在QuartusII中用原理图输入法设计8位全加器.34 3-9. 在QuartusII中用原理图输入法设计较复杂数字系统.35 3-10. 用QuartusII设计正弦信号发生器.35 3-11. 8位16进制频率计设计.37 3-12. 序列检测器设计.40 3-13. VHDL状态机A/D采样控制电路实现.413-14 数据采集电路和简易存储示波器设计.42 3-15. 比较器和D/A器件实现A/D转换功能的电路设计.44 3-16 乐曲硬件演奏电路设计 .45.3-17 移位相加硬件乘法器设计.48 3-18 采用流水线技术设计高速数字相关器.51 3-19
7、线性反馈移位寄存器设计.52 3-20 乒乓球游戏电路设计.52 3-21 循环冗余校验(CRC)模块设计.56 3-22. FPGA步进电机细分驱动控制设计(电子设计竞赛赛题).58 3-23. FPGA直流电机PWM控制实验.58 3-24. VGA彩条信号显示控制器设计.603-25.直接数字式频率合成器(DDS)设计实验(电子设计竞赛赛题).61 3-26. 嵌入式锁相环PLL应用实验.64 3-27. 使用嵌入式锁相环的DDS设计实验(200MHz超高速 DAC的PLL测试).64 3-28. 等精度数字频率/相位测试仪设计实验(电子设计竞赛赛题)LED.653-29. 等精度数字频
8、率/相位测试仪设计实验(电子设计竞赛赛题)LCD.683-30. FPGA与单片机联合开发之isp单片机编程方法.683-31. 测相仪设计(电子设计竞赛赛题) .68 3-32. 10路逻辑分析仪设计(电子设计竞赛赛题).693-33. 系统经典示例演示及说明.69示例1:基于SOC的16位状态机控制方式CPU设计实验示例2:PS2键盘控制电子琴设计实验演示示例3:基于SOC的16位流水线结构CPU设计实验(PK3完成)示例4:8088/8086CPU核应用系统设计实验示例5:VGA显示PS2鼠标控制的游戏电路设计实验示例6:电子琴及RS232通信硬件设计实验示例7:VGA显示控制电路设计实
9、验演示示例8:五首乐曲演奏示例示例9:DAC0832控制示例示例10:DDS信号发生器设计实验示例11:ADC采样控制状态机设计及电机控制设计实验示例12:普通频率计设计实验示例13:AD0809信号采集与频谱分析电路设计 示例14:VGA显示控制游戏 示例15:MIPS 32位 模型计算机 示例16:彩色LCD显示控制电路设计 (PK4完成) 示例17:彩色LCD点灯游戏 (PK4完成) 示例18:超级玛丽LCD游戏 (PK4-2C35完成) 示例19:SD_LCD显示演奏电路设计 (PK4完成) 示例20:MIPS 32位 模型计算机 示例21:VGA显示控制清华设计 5则示例22:基于8
10、088与232_GPS通信示例 (PK4+2C35完成)第四章 8051/89C51 CPU核及片上系统设计实验4-1.8051单片机IP软核应用系统构建.714-2.8051/89C51单片机核,等精度频率计与液晶显示实验754-3 8051/89C51单片机核,等精度频率计与数码管显示实验.75第五章 液晶接口实验5-1.GDM12864A液晶显示模块接口开发.76 5-2. HS162-4液晶显示模块与单片机的接口. .82 5-3 .G240-128A液晶显示模块的接口.845-4 7寸彩色液晶显示模块的接口84第一章GW48 EDA/SOPC实验系统概要说明本章介绍杭州康芯电子有限公
11、司研发并生产的GW48系列的EDA/SOPC实验系统,它是由主系统和适配板两大部分组成,下面来一一介绍第一节 GW48 EDA/SOPC系列主系统的原理和使用方法以下是对GW48系统主板标识进行注释,用户根据相应的型号,对照了解使用说明。说明:由于本公司主系统可对世界FPGA/CPLD不同厂商和不同芯片型号的器件进行编程下载实验,每个引脚本公司已经标准化,标准化定义为PIO1至PIO49,PIO60至PIO79,CLOCK0/2/5/9、SPEAKER,凡涉及到以上的IO口脚,可到第四节查表!系统及适配板相关原理图在提供的光盘PPT 文件“实验系统特色与功能说明.PPT ”里或“原理图文件夹查
12、询。 图1:GW48-PK21、选择键及模式数码显示”,按动按键,数码显示“1-B”,该电路结构能仅通过一个键,完成纯电子切换,(有的产品只能通过许多机械开关手动切换)的方式,Multi-task Reconfiguration电路结构(多功能重配置结构)选择十余种不同的实验系统硬件电路连接结构,大大提高了实验系统的连线灵活性,但又不影响系统的工作速度(手工插线方式虽然灵活,但会影响系统速度和电磁兼容性能,不适合高速FPGA/SOPC等电子系统实验设计)。该系统的实验电路结构是可控的。即可通过控制接口键,使之改变连接方式以适应不同的实验需要。因而,从物理结构上看,实验板的电路结构是固定的,但其
13、内部的信息流在主控器的控制下,电路结构将发生变化重配置。这种“多任务重配置”设计方案的目的有3个:1、适应更多的实验与开发项目;2、适应更多的PLD公司的器件;3、适应更多的不同封装的FPGA和CPLD器件。关于电路模式选择用法详见第二节;模式切换使用举例: 若模式键选中了“实验电路结构图NO.1”,这时的GW48系统板所具有的接口方式变为:FPGA/CPLD端口PI/O3128(即PI/O31、PI/O30、PI/O29、PI/O28)、PI/O2724、PI/O2320和PI/O1916 ,共4组4位二进制I/O端口分别通过一个全译码型7段译码器输向系统板的7段数码管。这样,如果有数据从上
14、述任一组四位输出,就能在数码管上显示出相应的数值,其数值对应范围为:图2:GW48-PK4FPGA/CPLD输出000000010010 1100110111101111 数 码 管 显 示 0 1 2 C D E F端口I/O3239分别与8个发光二极管D8D1相连,可作输出显示,高电平亮。还可分别通过键8和键7,发出高低电平输出信号进入端口I/049和48 ;键控输出的高低电平由键前方的发光二极管D16和D15显示,高电平输出为亮。此外,可通过按动键4至键1,分别向FPGA/CPLD的PIO0PIO15输入4位16进制码。每按一次键将递增1,其序列为1,2,9,A,F。注意,对于不同的目标
15、芯片,其引脚的I/O标号数一般是同GW48系统接口电路的“PIO”标号是一致的(这就是引脚标准化),但具体引脚号是不同的,而在逻辑设计中引脚的锁定数必须是该芯片的具体的引脚号。具体对应情况需要参考第四节的引脚对照表。 2、“系统复位健”,在对FPGA下载以后,按动此键,起到稳定系统作用;在实验中,当选中某种模式后,要按一下右侧的复位键,以使系统进入该结构模式工作。注意此复位键仅对实验系统的监控模块复位,而对目标器件FPGA没有影响,FPGA本身没有复位的概念,上电后即工作,在没有配置前,FPGA的I/O口是随机的,故可以从数码管上看到随机闪动,配置后的I/O口才会有确定的输出电平。3、键1键8
16、 :为实验信号控制键,此8个键受“多任务重配置”电路控制,它在每一张电路图中的功能及其与主系统的连接方式随模式选择键的选定的模式而变,使用中需参照第二节中的电路图。4、发光管D1D16 :受“多任务重配置”电路控制,它们的连线形式也需参照第二节的电路图。5、数码管18,左侧跳线冒跳“ENAB”端受“多任务重配置”电路控制,它们的连线形式也需参照第二节的电路图。跳“CLOSE”端,8数码管为动态扫描模式,具体引脚请参考第二节图14。6、扬声器:与目标芯片的“SPEAKER”端相接,通过此口可以进行奏乐或了解信号的频率,它与目标器件具体引脚号,应该查阅第四节的表格。7、十芯口,FPGA IO口输出
17、端,可用康芯提供的十芯线或单线外引,IO引脚名在其边上标出, GW48-PK2/4 和GW48-PK3标引的IO口不同一一对应再根据芯片型号查找表。注意,此IO口受多任务重配置控制,在模式控制下图3:GW48-PK3或 “9” 选用了这些脚,在此就不能复用。8、十四芯口,和“7“ 相同。9、电平控制开关,作为IO口输入控制,每个开关IO口锁定引脚在其上方已标出引脚名,用法和其它IO口查表用法一样,注意1,此IO口受多任务重配置控制,在模式控制下或“7、8“,选用了这些脚,在此就不能复用。注意2,这些开关在闲置时必须打到上面,高电平上“H”。10、“时钟频率选择” :通过短路帽的不同接插方式,使
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 工学 EDA 技术 实验 讲义 11114
链接地址:https://www.31doc.com/p-1976625.html