基于65纳米CMOS工艺基准电压电流源的设计.pdf.doc.doc
《基于65纳米CMOS工艺基准电压电流源的设计.pdf.doc.doc》由会员分享,可在线阅读,更多相关《基于65纳米CMOS工艺基准电压电流源的设计.pdf.doc.doc(71页珍藏版)》请在三一文库上搜索。
1、 工学硕士学位论文基于65纳米CMOS工艺基准电压电流源的设计徐映嵩哈尔滨理工大学2015年3月国内图书分类号:TN432 工学硕士学位论文基于65纳米CMOS工艺基准电压电流源的设计硕士研究生 :徐映嵩导师:金星殷景华申请学位级别 :工学硕士学科、专业 :集成电路工程所在单位 :应用科学学院答辩日期: 2015年3月授予学位单位 :哈尔滨理工大学Classified Index:TN432 Dissertation for the Professional MasterDesign of a Voltage and Current Reference Source Based on 65nm
2、 CMOS Process Candidate:Xu yingsongSupervisor:Jin xing Yin jinghuaAcademic Degree Applied for:Speciality:Master of EngineeringIntegrated circuit engineeringDate of Oral Examination:University:March , 2015Harbin University of Science andTechnology哈尔滨理工大学硕士学位论文原创性声明 本人郑重声明:此处所提交的硕士学位论文基于 65纳米 CMOS工艺基准
3、电压电流源的设计,是本人在导师指导下,在哈尔滨理工大学攻读硕士学位期间独立进行研究工作所取得的成果。据本人所知,论文中除已注明部分外不包含他人已发表或撰写过的研究成果。对本文研究工作做出贡献的个人和集体,均已在文中以明确方式注明。本声明的法律结果将完全由本人承担。作者签名:徐映嵩日期:2015年 3月 28日哈尔滨理工大学硕士学位论文使用授权书基于 65纳米 CMOS工艺基准电压电流源的设计系本人在哈尔滨理工大学攻读硕士学位期间在导师指导下完成的硕士学位论文。本论文的研究成果归哈尔滨理工大学所有,本论文的研究内容不得以其它单位的名义发表。本人完全了解哈尔滨理工大学关于保存、使用学位论文的规定,
4、同意学校保留并向有关部门提交论文和电子版本,允许论文被查阅和借阅。本人授权哈尔滨理工大学可以采用影印、缩印或其他复制手段保存论文,可以公布论文的全部或部分内容。本学位论文属于保密,在3年解密后适用授权书。不保密 R。(请在以上相应方框内打)作者签名:徐映嵩导师签名:殷景华日期:2015年 3月 28日日期:2015年 3月 30日 哈尔滨理工大学工学硕士学位论文基于65纳米CMOS工艺基准电压电流源的设计摘 要基准电压电流源具有温度和工艺影响小、电源抑制比高等特点,广泛应用于 ADC(模数转换器)、DAC(数模转换器)、LNA(低噪声放大器)、VCO(电压控振荡器)等电源稳恒要求高的模块中。6
5、5纳米线宽工艺具有集成度高、单位面积成本低、发热量小、功耗低的特点。CMOS工艺是现代主流集成电路制造工艺,并且已有的 BI-CMOS已经完全兼容双极型工艺,并且 CMOS工艺兼容数字和模拟,可以降低设计难度和生产制造成本。本文基于 65纳米 CMOS工艺,研究基本 CMOS基准电压电流源设计。本文为雷达 SOC系统模块设计电源基准的电压电流源模块,包含三个子模块:带隙基准模块、低压线性稳压器模块和基准偏置电流产生模块。基于各模块基本原理和 65纳米 CMOS工艺,对各子电路进行晶体管级设计。采用二阶曲率补偿、电阻修调阵列技术,设计带隙基准模块,优化温度系数。采用折叠共源共栅结构和自偏置二级级
6、联结构,设计误差放大器,提高运放增益和电源抑制比;采用基本 LDO稳压器模块,设计低压线性稳压器模块,利用低频通过机构,优化噪声,降低中频噪声。采用电阻修调阵列技术设计偏置电流模块,优化温度系数;利用类 LDO低压线性稳压器结构,为其他模块提供稳恒 10uA电流。本文通过仿真软件 Cadence对 Corner进行前期仿真,并通过 Ocean脚本对Corner进行后期仿真。仿真结果表明,在极端温度和极端外部电压下,带隙基准模块最差工艺角运放增益为 58dB,最佳运放增益为 95dB;带隙基准模块输出电压为 1.2V,最差温度系数为 21.37/,最佳温度系数为 17.86/。运放电源抑制比均高
7、于 70dB。偏置电流模块运放最佳增益为 96dB,最差增益为 60dB,保证各种条件下增益裕度大于 20,相位裕度大于 45;偏置电流温度系数保证在 35/左右;低压线性稳压器模块 100KHz频率点噪声均低于),1MHz频率点噪声均低于 8.865 );最大环路增益 102dB,最小环路增益 71dB。1M电源抑制比均高于 60dB。11.3/(/(本文设计基准电压电流源仿真结果满足现代主流技术对基准电压电流源的要求。关键词:基准电压电流源;带隙基准;低压线性稳压器;修调;65纳米工艺I 哈尔滨理工大学工学硕士学位论文A Design of Voltage and Current Refe
8、rence SourceBased on 65nm CMOS ProcessAbstractThe voltage and current reference source module has lots of distinguishingfeature such as do not change with temperature and process corner, even high PSR,and widely used in lots of module which require voltage and current to be stabilitysuch as ADC(Anal
9、og-to-Digital Converter)、DAC(Digital-to-Analog Converter)、LNA(Low Noise Amplifier)、VCO(Voltage Controlled Oscillator). 65-nanometerline-width technology has a lot characteristics such as high level of integration、 lowcost、low calorific value per unit area、low power consumption per unit area. CMOStec
10、hnology is the modern mainstream integrated circuit manufacturing technology,and existing BI - CMOS is fully compatible with bipolar process, and compatiblewith digital and analog CMOS process, can reduce the design difficulty andmanufacturing cost. This paper based on the 65 nm CMOS process, throug
11、h thestudy of the basic CMOS voltage and current reference source, optimized andimproved on basic CMOS reference source from the mainstream view of todaystechnology.This paper introduces a design of a voltage and current source reference modulewhich provides reference for radar SOC system module, th
12、is reference moduleinclude three sub-modules, respectively named band-gap module、low dropout linearvoltage regulator module and bias current module. Modules sub circuits aredesigned in transistor level based on principle of each module under 65 nm COMSprocess. Hereinto, band-gap reference using two
13、order curvature compensation、TRIM resistance array technology, make the temperature coefficient has beenoptimized greatly. Error amplifier adopted folded cascade structure and self-bias twolevel link structure, which makes the amplifier gain and power supply rejectiongreatly improved. Low dropout li
14、near voltage regulator module uses the basicstructure, the noise optimization using low pass mechanism, further optimization ofthe noise from the layout design, so that the medium frequency active noise reducedgreatly. Bias current module use trim resistance array technology, so that theII 哈尔滨理工大学工学
15、硕士学位论文temperature coefficient greatly optimized, using the class LDO structure provides a10uA constant current for other modules.Through Cadence simulation software to the corner for the preliminarysimulation, and finish the corners later simulation by Ocean script. The simulationresults show that o
16、p-amps gain of Band gap reference in the worst condition is 58dB,in the optimized condition it reach to 95dB. Output voltage of band-gap voltage is1.2V, the temperature coefficient of the worst condition is 21.37ppm/, thetemperature coefficient of the optimized condition is 17.86 ppm/. Op amps PSRin
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 65 纳米 CMOS 工艺 基准 电压 电流 设计 pdf doc
链接地址:https://www.31doc.com/p-2028716.html