胡晓光数字电子技术基础课后答案.doc
《胡晓光数字电子技术基础课后答案.doc》由会员分享,可在线阅读,更多相关《胡晓光数字电子技术基础课后答案.doc(35页珍藏版)》请在三一文库上搜索。
1、http:/ 逻辑代数基础1.1 、用布尔代数的基本公式和规则证明下列等式。1.2 、求下列函数的反函数。1.3 、写出下列函数的对偶式。1.4 、证明函数 F 为自对偶函数。1.5 、用公式将下列函数化简为最简 “与或”式。1.6 、逻辑函数。若 A 、 B 、 C 、 D 、的输入波形如图所示,画出逻辑函数 F 的波形。 1.7 、逻辑函数 F 1 、 F 2 、 F 3 的逻辑图如图 2 35 所示,证明 F 1 =F 2 =F 3 。1.8 、给出“与非”门、“或非”门及“异或”门逻辑符号如图 2 36 ( a )所示,若 A 、 B 的波形如图 2 36 ( b ),画出 F 1 、
2、 F 2 、 F 3 波形图。1.9 、用卡诺图将下列函数化为最简“与或”式。1.10 、将下列具有无关最小项的函数化为最简“与或”式; 1.11 、用卡诺图将下列函数化为最简“与或”式;1.12 用卡诺图化简下列带有约束条件的逻辑函数 1.13 、用最少的“与非”门画出下列多输出逻辑函数的逻辑图。第二章 门电路 2.1 由 TTL 门组成的电路如图 2.1 所示,已知它们的输入短路电流为 I is =1.6mA ,高电平输入漏电流 I iH = 40。试问:当 A=B=1 时, G 1 的 灌 电流(拉,灌)为 3.2mA ; A=0 时, G 1 的 拉 电流(拉,灌)为120。 2.2
3、图 2.2 中示出了某门电路的特性曲线,试据此确定它的下列参数:输出高电平 U OH = 3V ;输出低电平 U OL = 0.3V ;输入短路电流 I iS = 1.4mA ;高电平输入漏电流 I iH = 0.02mA ;阈值电平 U T = 1.5V ;开门电平 U ON = 1.5V ;关门电平 U OFF = 1.5V ;低电平噪声容限 U NL = 1.2V ;高电平噪声容限 U NH = 1.5V ;最大灌电流 I OLmax = 15mA ;扇出系数 N= 10 . 2.3 TTL 门电路输入端悬空时,应视为 高电平 ;(高电平,低电平,不定)此时如用万用表测量其电压,读数约为
4、 1.4V ( 3.6V , 0V , 1.4V )。 2.4 CT74 、 CT74H 、 CT74S 、 CT74LS 四个系列的 TTL 集成电路,其中功耗最小的为 CT74LS ;速度最快的为 CT74S ;综合性能指标最好的为 CT74LS 。 2.5 CMOS 门电路的特点:静态功耗 极低 (很大,极低);而动态功耗随着工作频率的提高而 增加 (增加,减小,不变);输入电阻 很大 ( 很大,很小);噪声容限 高 (高,低,等)于 TTL 门。 2.6 集电极开路门( OC 门)在使用时须在 输出与电源 之间接一电阻(输出与地,输出与输入,输出与电源)。2.7 若 G 2 的悬空的输
5、入端接至 0.3V ,结果如下表2.9 输入悬空时为高电平, M= “ 0 ” , V M =0.2V , 三态门输出为高阻, M 点电位由后面“与或非”门的输入状态决定,后面与门中有一输入为 0 ,所以 V M =0V 。 2.10 2.11 上图中门 1 的输出端断了,门 2 、 3 、 4 为高电平输入,此时 V M =1.6V 左右。 2.12 不能正常工作,因为 不能同时有效,即不能同时为低电平。 2.13 图为由 TTL “与非”门组成的电路,输入 A 、 B 的波形如图所示,试画出 V 0 的波形。2.14 图中门 1 、 2 、 3 均为 TTL 门电路,平均延迟时间为 20n
6、s ,画出 V O 的波形。 2-8 1 、 Y 1 =ABCDE Y 2 =A+B+C+D+E 2 、该扩展方法不适用于 TTL 门电路。对与门而言,当扩展端 C=0.3V 时,其输入电压约为 1V ,已大于 U iLmax (0.8V) ;对或门而言,当扩展端 C=U OHmin =2.4V 时,其输入电压约为 1.7V ,已小于 U iHmin (2V) ; 2-9 2-10 乙的说法正确,因为该点的电压有可能是变化的,此时万用表测得的是电压的平均值, 1.8V 的读数完全正常。 3.6 结果如下表: 3.7 1. 真值表 : 3. 表达式: F 2 =M , 3.8 1 、真值表 3.
7、93.11 3.12 把 BCD 8421 码 转换为 BCD 5421 码 ,前五个数码不需改变,后五个数码加 3 。据此可得加数低两位的卡诺图,所以 3.14 1 、 2 、用八选一数据选择器和门电路实现。 3.15 用 8 选 1 数据选择器实现下列函数: 第四章 触发器和定时器4.1 4.2 ( 1 )特性表 (CP=0 时,保持; CP=1 时如下表 )(2) 特性方程 (3) 该电路为锁存器(时钟型 D 触发器)。 CP=0 时,不接收 D 的数据; CP=1 时,把数据锁存。 ( 但该电路有空翻 ) 4.3 (1) 、 C=0 时该电路属于组合电路; C=1 时是时序电路。 (2
8、) 、 (3) 、输出 Q 的波形如下图。 4.4 4.5 4.6 4.7 1 、 CP 作用下的输出 Q 1 Q 2 和 Z 的波形如下图; 2 、 Z 对 CP 三分频。 4.8 由得 D 触发器转换为 J-K 触发器的逻辑图如下面的左图;而将 J-K 触发器转换为 D 触发器的逻辑图如下面的右图。 4.11 1 、 555 定时器构成多谐振荡器。 2 、 u c, u o 1 , u o 2 的波形 3 、 u o 1 的频率 ,u o 2 的频率 f 2 =158H z 4 、如果在 555 定时器的第 5 脚接入 4V 的电压源,则 u o 1 的频率变为 4.12 图 (a) 是由
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 胡晓光 数字 电子技术 基础 课后 答案
链接地址:https://www.31doc.com/p-2077391.html