福大数字电路第6章时序逻辑电路.ppt
《福大数字电路第6章时序逻辑电路.ppt》由会员分享,可在线阅读,更多相关《福大数字电路第6章时序逻辑电路.ppt(118页珍藏版)》请在三一文库上搜索。
1、第6章 时序逻辑电路,第6章 时序逻辑电路,6.1 概述 6.2 时序逻辑电路的分析方法 6.3 若干常见的时序逻辑电路 6.4 时序逻辑电路的设计方法 6.5 时序逻辑电路中的竞争冒险现象,6.1 概述,一、时序逻辑电路的特点,1、功能特点:,2、结构特点:,任一时刻的输出不仅取决于该时刻的输入,还与电路原来的状态有关。,存储器状态和输入变量共同决定输出,包含存储电路和组合电路,串行加法器,二、结构框图和功能描述,非必需,必需,功能描述,1、输出方程,YFX,Q,2、驱动方程,ZGX,Q,3、状态方程,Q*HZ,Q,三、时序电路的分类,1、按触发器的动作特点分,2、按输出信号的特点分,所有触
2、发器在同一CLK操作下同时发生,触发器变化不同时,Y=FX,Q,Y=FQ,没有输入信号,6.2 时序逻辑电路的分析方法,6.2.1 同步时序电路的分析方法 6.2.2 时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图 *6.2.3 异步时序电路的分析方法,6.2.1 同步时序电路的分析方法,分析目的: 时序电路 逻辑功能(Y,Q*),三个方程,分析步骤:,状态转换表,状态图或时序图,驱动方程 状态方程输出方程,?,例6.2.1,=1,同步、Moore型,驱动方程,状态方程,输出方程,6.2.2 时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图,一、状态转换表,Y,Q*与X,
3、Q的关系,设初态:,001,,以001为初态,计算次态:,再以010为初态,计算次态:,如此循环得到状态转换表,Y0,Y0,Y0,一、状态转换表,无效状态,对CLK计数,七进制计数器,进位输出,二、状态转换图,斜线状态转换的X、Y,圆圈电路的状态,箭头状态转换的方向,一定要标出,无关项,逻辑功能:7进制加法计数器,三、状态机流程图(SM图),自学,四、时序图(波形图),进位在下降沿,1,2,3,4,4,5,6,7,例6.2.3,驱动方程,状态方程,输出方程,状态转换表,状态转换图,逻辑功能:可控4进制计数器,回顾: 同步时序电路的分析方法,分析目的: 时序电路 逻辑功能(Y,Q*),三个方程,
4、分析步骤:,状态转换表,状态图或时序图,驱动方程 状态方程输出方程,*6.2.3 异步时序电路的分析方法,自学,要求要看懂,与后面内容有关。,6.3 若干常见的时序逻辑电路,6.3.1 寄存器和移位寄存器 6.3.2 计数器 * 6.3.3 顺序脉冲发生器 * 6.3.4 序列信号发生器,6.3.1 寄存器和移位寄存器,一、寄存器(Register),1、功能:,用于存储一组二值代码的电路;,一个触发器存储一位二值信号; N个触发器组成的N位寄存器,存储N位二值信号。,2、实现:,只要求有置1和置0功能的触发器,(D、RS、JK),3、74LS75,(1)电路:,(2)动作特点:,电平触发器构
5、成的4位寄存器,CLK1,Q随D的变而变, CLK0,Q保持,4、74HC175,(1)电路:,(2)动作特点:,边沿触发器构成的4位寄存器,异步置0功能,(3)功能:,(4)结构:,寄存、异步置0,并行输入、并行输出,二、移位寄存器(Shift Register),1、功能:,2、用途:,存储代码,移位功能寄存器里存储的代码能够在移位脉冲的作用下依次左移或右移。,寄存代码 数据的串行并行转换 数值运算 数据处理等,3、电路结构右移,DI1011,Q3输出,总需要多少时钟?,7,4、双向移位寄存器74LS194A,(1)图形符号,右移输入端,左移输入端,异步置0端,(2)74LS194A的电路
6、,(3)74LS194A的逻辑功能,(4)74LS194A的应用功能扩展,右移输入端,左移输入端,例6.3.1,Y8M2N,6.3.2 计数器,1、功能:,对时钟CLK进行计数,分频、定时、产生节拍脉冲和数值运算,2、分类:,(4)按计数容量分:,(3)按编码方式分:,(2)按数字增减分:,(1)按触发器是否同时翻转分:,6.3.2 计数器,一、同步计数器,二、异步计数器,三、任意进制计数器的构成方法,四、移位寄存器型计数器,一、同步计数器,1、同步二进制计数器,(1)4位加法计数器,总结:二进制数末位加1,若第i位的低位全为1时,则第i位和所有的低位都要变。,状态保持,原理,电路,触发器的选
7、择,T触发器,驱动方程,状态方程,电路控制T型,电路控制CLK型,图见课本P283,图6.3.14,状态表,状态图,一定要标出,时序图,计数器容量2n-1, MSI74161(置数、保持、计数、置0),同步置数端,异步置0端,进位输出,74161电路,EP、ET状态控制端,异步置0端,同步置数端,优先权递减,74161功能,(2)同步二进制减法器4位减法,原理:,总结:二进制数末位减1,若第i位的低位全为0时,则第i位和所有的低位都要变。,状态保持,见P284图6.3.15,(3)可逆计数器,单时钟,同步74LS191,双时钟,异步74LS193,方法:,(3)可逆计数器74LS191,异步置
8、数,2、同步十进制计数器,电路:在同步二进制计数器的基础上修改而得。,(1)十进制加法计数器,能自启动,状态图, MSI74160,74160与74161功能相同,但74160是十进制,逢十进一,CQ3Q0。,(2)十进制减法计数器,电路:在同步二进制计数器的基础上修改而得。,状态图,能自启动,(3)十进制可逆计数器74LS190,功能与74LS191相同,但74LS190是十进制。,单时钟74LS190,74LS168,CC4510,双时钟74LS192,CC40192,二、异步计数器,异步:,1、异步二进制计数器,二进制加法:采用从低位向高位逐位进位的方式工作。,各个触发器不是同步翻转的。
9、,(2)二进制加法计数器,问:若用上升沿触发器,该如何接?,Q接CLK,(3)二进制减法计数器,问:若用上升沿触发器,该如何接?,Q接CLK,(4)常用MSI,4位:74LS293, 74LS393, 74HC393 7位:CC4024 12位:74HC4040 14位:74HC4020,2、异步十进制计数器,(1)思路:,在异步二进制计数器基础上修改而得。,跳过1010到1111 六个状态,(2)74LS290,异步置9端,异步置0端,双 时 钟,工作频率低,存在竞争-冒险,优点:电路简单,缺点:,(2)74LS290,二进制,五进制,十进制,二五十异步计数器,74LS290功能总结:,二进
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 时序 逻辑电路
链接地址:https://www.31doc.com/p-2137083.html