清华大学数电3门电路.ppt
《清华大学数电3门电路.ppt》由会员分享,可在线阅读,更多相关《清华大学数电3门电路.ppt(72页珍藏版)》请在三一文库上搜索。
1、1,第三章 门 电 路,第一节 概述,门电路:实现基本逻辑运算和复合逻辑运算的单元电路。,门电路的两种输入,输出电平:高电平、低电平。它们分别对应逻辑电路的1,0状态。,正逻辑:1代表高电平;0代表低电平。,负逻辑:0代表高电平;1代表低电平。,高电平,低电平,2,根据制造工艺不同可分为单极型和双极型两大类。,门电路中晶体管均工作在开关状态。,其中包括介绍晶体管和场效应管的开关特性。,本章介绍两类门电路。,要点:各种门电路的工作原理,只要求一般掌握; 而各种门电路的外部特性和应用是要求重点。,当代门电路(所有数字电路)均已集成化。,【题3.12】,【题3.16】 ,【题3.18】, 【题3.1
2、9】,【题3.20】,【题3.29】,3,第二节 半导体二极管门电路,一、二极管的开关特性,1.开关电路举例,2.静态特性,伏安特性,等效电路,在数字电路中重点在判断二极管开关状态,因此必须把特性曲线简化。(见右侧电路图),有三种简化方法:,输入信号慢变化时的特性。,4,第三种,第二种,VON 0.7V,第一种,0.5V,5,3.动态特性,当外加电压突然由正向变为反向时,二极管会短时间导通。,这段时间用tre表示,称为反向恢复时间。,输入信号快变化时的特性。,它是由于二极管正向导通时PN结两侧的多数载流子扩散到对方形成电荷存储引起的。,6,由于二极管门电路有严重的缺点,在集成电路中并不使用,但
3、可帮助理解集成门的工作原理。,二、二极管与门,设:VCC=5V, VIH=3V, VIL=0V,VA=VB=0V,D1,D2导通,VY=0.7V,VA=VB=3V,D1,D2导通,VY=3.7V,VA=3V,VB=0V,D2导通,D1截止,VY=0.7V,VA=0V,VB=3V,D1导通,D2截止,VY=0.7V,缺点:1.电平偏移; 2.负载能力差。,7,三、二极管或门,D1,D2截止,D1,D2导通,D1截止,D2导通,D1导通,D2截止,8,一.MOS管的开关特性,1.MOS管的工作原理,(Metal-Oxide-Semiconductor Field-Effect Transistor
4、) 称为:金属氧化物半导体场效应管或绝缘栅场效应管,导电沟道(反型层),源极 Source,漏极 Drain,栅极 Gate,当 大于VGS(th)时,将出现导电沟道。 VGS(th)称为开启电压,与管子构造有关。,第三节 CMOS门电路,9,显然,导电沟道的厚度与栅源电压大小有关。而沟道越厚,管子的导通电阻RON越小。因而,若 不变, 就可控制漏极电流iD。因此把MOS管称为电压控制器件。,输出特性,2.输入输出特性,输入特性可不讨论。,10,恒流区,恒流区中iD只受 控制,其关系式为:,相应曲线称为转移特性。,空间电荷区,截止区,VDS=0V出现沟道。,VDS增加,则沟道“倾斜”(阻值增加
5、)。,VGD=VGS(th)时,沟道“夹断”。,VDS再增加时,夹断点向源区移动,但iD不变。,可变电阻区,夹断点,VGS(th)=2V,设 5V,同理可求出栅源电压为4V和3V时的夹断点。,固定电阻,夹断,它也有三个工作区,11,3.MOS管的基本开关电路,当 =VDD时,MOS管导通,其内阻用RON表示。,当 =0V时,MOS 管截止, = VDD;,MOS管工作在可变电阻区。,若 ,则,回下页,VDD,注意:VDD必须为正。,12,静态特性三个工作区。,等效电路如图,其中CI为栅极输入电容。约为几皮法。,动态特性延迟作用(书上没有)。,由于是单极型器件,无电荷存储效应。动态情况下,主要是
6、输入电容和负载电容起作用,使漏极电流和漏源电压都滞后于输入电压的变化。其延迟时间比双极型三极管还要长。,可变电阻区:,截止区:,恒流区:,4.MOS管的开关特性及等效电路,电路图,13,5.MOS管的四种类型,(1)N沟道增强型,(2)P沟道增强型,(3)N沟道耗尽型,(4)P沟道耗尽型,开启电压,夹断电压,P沟道增强型:,14,请参阅79页,表3.3.1,15,1961年美国德克萨斯仪器公司首先制成集成电路。英文Integrated Circuit,简称IC。,集成电路的优点:体积小、重量轻、可靠性高,功耗低。目前单个集成电路上已能作出数千万个三极管,而其面积只有数十平方毫米。,按集成度分类
7、:,小规模集成电路SSI: Small Scale Integration;,中规模集成电路MSI: Medium Scale Integration;,大规模集成电路LSI: Large Scale Integration;,超大规模集成电路VLSI: Very Large Scale Integration,按制造工艺分类:,双极型集成电路;,单极型集成电路;,我们介绍TTL电路。,我们介绍CMOS电路。,二. CMOS反相器的电路结构和工作原理,Complementary-Symmetry MOS .互补对称式MOS电路。,16,(一) CMOS反相器的电路结构,N沟道管开启电压VGS(
8、th)N记为VTN;,P沟道管开启电压VGS(th)P记为VTP;,要求满足VDD VTN+|VTP|;,输入低电平为0V;高电平为VDD;,(1)输入为低电平0V时;,(2)输入为高电平VDD时;,T1截止;T2导通。iD = 0, =0V;,输入与输出间是逻辑非关系。,要求两管特性完全一样,T2截止;T1导通。iD = 0, =VDD;,17,特点:静态功耗近似为0;电源电压可在很宽的范围内选取。,在正常工作状态,T1与T2轮流导通,即所谓互补状态。,CC4000系列CMOS电路的VDD可在318V之间选取。其他系列以后介绍。(可参阅表3.3.2在106页),18,1.电压传输特性,T2截
9、止,T1导通,T1截止,T2导通,T1,T2都导通 称为转折区,阈值电压,转折区变化率大,特性更接近理想开关。,特点:,此部分在教材8086页。,阈值电压用VTH表示。,由于特性对称,阈值电压为VDD的一半。,(二)静态特性,19,输入端噪声容限,高电平噪声容限:,低电平噪声容限:,VOH(min),VOL(max),VIL(max),VIH(min),设定VOH(min)求出VIL(max),设定VOL(max)求出VIH(min),特性对称,因而输入端噪声容限较大。CC4000系列CMOS电路的噪声容限为:(允许输出电压变化百分之十),VNH=VNL=30%VDD,20,2.电流传输特性,
10、当T1,T2都导通时,iD不为0;输入电压为VDD/2时,iD较大,因此不应使其长期工作在BC段。,在动态情况下,电路的状态会通过BC段,使动态功耗不为0;而且输入信号频率越高,动态功耗也越大,这成为限制电路扇出系数(驱动同类门个数)的主要因素。,21,3.输入特性,由于MOS管栅极绝缘,输入电流恒为0,但CMOS门输入端接有保护电路,从而输入电流不总为0。,由曲线可看出,输入电压在0VDD间变化时,输入电流为0;当输入电压大于VDD时,二极管D1导通;当输入电压小于0V时,二极管D2导通。,二极管D2和电阻RS串联电路的特性,二极管D1的特性,22,4 .输出特性,(1) 输出低电平,T2工
11、作在可变电阻区,有较小的导通电阻,当负载电流增加时,该电阻上的压降将缓慢增加。,对于CC4000系列门电路,当VDD=5V时,IOL的最大值为0.51mA;而在74HC系列中,该值为4mA。,23,(2) 输出高电平,VOH= + VDD,与输出低电平类似,此时T1工作在可变电阻区;当负载电流增加时,T1的VDS加,导致输出下降。,此时,IOH的最大值,与输出低电平时相同。,24,(三)动态特性,1.传输延迟时间,(1) MOS管在开关过程中无电荷存储,有利于缩短延迟时间;,(2) MOS管的导通电阻比TTL电路大的多,所以其内部电容和负载电容对传输延迟时间的影响非常显著。导通电阻受VDD影响
12、,所以,VDD也影响传输延迟时间;,(3)C MOS门的输入电容比TTL电路大的多,因此负载个数越多,延迟时间越大;CMOS门的扇出系数(驱动同类门个数)就是受传输延迟时间和将介绍的动态功耗等动态特性限制的。,用tPHL和tPLH的平均值tPD表示延迟作用,称为平均传输延迟时间。,tPD范围: 4000系列为100ns, 74HC系列为10ns, 74AHC系列为5ns 见107页表,25,2. 交流噪声容限,3.动态功耗,与TTL电路类似,当噪声电压作用时间tW小于电路的传输延迟时间时,输入噪声容限VNA将随tW缩小而明显增大。,传输延迟时间与电源电压和负载电容有关,因此VDD和CL都对交流
13、噪声容限有影响。,动态情况下,T1,T2会短时同时导通,产生附加功耗,其值随输入信号频率增加而增加。,定量估算可得动态功耗PC的公式:,PC=CLfV2DD,负载电容经T1、T2充、放电,也会产生功耗。,26,三、其他类型的CMOS门电路,1.与非门,特点:N沟道管串联、P沟道管并联;,设:MOS管的导通电阻为RON、门电路的输出电阻为RO。,输出电阻随输入状态变化。,用带缓冲级的门电路可克服上述缺点。,2.或非门,特点:P沟道管串联、N沟道管并联;,输出高电平偏低,输出低电平偏高,此外,输入状态还会影响这两个门的电压传输特性。,(一)其他逻辑功能的CMOS门电路,27,3.带缓冲级的CMOS
14、门电路,(1)与非门:,特点:输出电阻恒为RON;输出电平和电压传输特性都不受输入状态影响。,(2)或非门:,同理,可用下式实现:,28,普通CMOS门不能接成线与形式。,OD门输出端只是一个N沟道管,因此可以连成线与形式。,特点:,1.VDD1和VDD2可取不同值;,2.允许灌入电流较大。如: CC40107在VOL0.5V的条件下,允许灌入的最大电流可达50mA。,符号:,A,B,Y,内部逻辑可以变化。,(二)漏极开路门电路(OD),29,负载电阻RL的计算(见95页),图中电阻RL以下连线称为总线。,这是用漏极开路门连成总线结构的典型电路。其中负载电阻RL只需用一个即可。,总线电位用 表
15、示。,分 =VOH和 VOL两种情况讨论:,总线。其电位 , 与门符号表示线与,当 VOH时,IRL,IRL= nIOH+mIIH,用上式求出RL的最大值。,30,当 总线为低电平VOL时:,IR L,IOL,VOL,IIL,IOL= IRL+ mIIL IOLmax,由上式求出RL的最小值。,RL在求出的范围内取值。取值偏大会降低工作速度;取值偏小会增加电源功耗。,为提高速度,就必须保持输出高电平时的低内阻特性。从而引出三态输出门(TS)。,只有一个门输出低电平是最不利情况。,见96页例3.3.2,31,(三)CMOS传输门,1.传输门,功能:可控制传输0VVDD间的模拟电压值。其逻辑符号如
16、右:,设:传输门的导通电阻为RTG、管T1和T2的导通电阻分别为RON1和RON2。则:,RTG= RON1/RON2,= RL/ (RTG+RL),若满足 RLRTG 则,C=0时,传输门截止; C=1时,传输门导通。,传输门可双向传输。,32,分析原理。先分析只有一个管时的情况:,单管工作的缺点是: (1)有死区; (2)导通电阻随输入电压变化很大。,采用双管可克服这些缺点。,33,将电压传输系数定义如下:,采用改进电路的CMOS四模拟开关CC4066在VDD=15V时,RTG值不大于240。而且在 变化时,RTG基本保持不变。,目前,某些精密CMOS模拟开关的导通电阻已降低到20 以下。
17、,模拟开关,组成逻辑电路,例如:异或门见98页图3.3.37,2.传输门的应用,34,(四)三态输出的CMOS门电路,35,三态门在总线方面的应用,双向总线:,接成总线方式时,在n个EN端中,每次最多只能有一个有效。,36,四、CMOS电路的正确使用,1.输入电路的静电防护,CMOS电路的输入保护电路承受静电电压和脉冲功率的能力有限。因此,在储存,运输,组装和调试过程中,仍需采取防静电措施。,(1)储存和运输不要使用化纤织物包装,最好用金属屏蔽层包装;,(3)不用的输入端不应悬空。,2.输入电路的过流保护,保护二极管只能承受1mA电流,因此下列三种情况下输入端要串入保护阻。,(1)输入端接低内
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 清华大学 门电路
链接地址:https://www.31doc.com/p-2140443.html