《SST89x.pdf》由会员分享,可在线阅读,更多相关《SST89x.pdf(82页珍藏版)》请在三一文库上搜索。
1、基于基于 FLASHFLEX51 的的 MCU -SST89E/V564/554RD/RC 特性: 8 位集成 SUPERFLASH 存储器的 51 兼容 MCU 软件兼容 开发工具兼容 管脚兼容 SST89E564RD/SST89E554RC 工作范围: 5V 下 0 到 40MHZ SST89V564RD/SST89V554RC 工作范围: 3V 下 0 到 33MHZ 1K 字节片内 RAM 片内两块 SUPERFLASH EEPROM SST89E564RD/SST89V564RD: 64K 字节主块(primary block)8K 字节次块(secondary block) (每个
2、块都以 128 字节 为一扇区) SST89E554RC/SST89V554RC: 32K 字节主块(primary block)8K 字节次块(secondary block) (每个块都以 128 字节 为一扇区) 独立的块密码(Individual Block Security Lock with Softlock) 支持在系统可编程(IAPIn-Application Programming) IAP 期间并发操作(CONCURRENT OPERATION) IAP 期间程序空间溢出中断支持 程序和数据外部存储器空间地址支持范围为 64K 字节 三个 16 位定时计数器 全双工增强型
3、UART 帧错误检测 自动地址识别 八个中断源,四个优先级 可编程看门狗定时器(WDT) 可编程计数阵列(PCACounter Array) 四个八位 I/O 口(32 个 I/O 脚) 第二 DPTR 寄存器(Second DPTR register) 低 EMI 模式(抑制 ALE) (Inhibit ALE) SPI 串行接口 标准的 12 时钟每系统周期,该期间可通过配置设置成 6 时钟每系统周期 TTL 和 CMOS 兼容逻辑电平 BROWN-OUT 低压检测 低电压模式 可外部中断唤醒的掉电模式 休眠模式 PDIP-40,PLCC-44 和 TQFP-44 封装 微控实验网 单片
4、机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 温度范围: 商用(070 摄氏度) 工业(4085 摄氏度) 产品描述: SST89E564RD,SST89V564RD,SST89E554RC,和 SST899V554RC 属于 FLASHFLEX51 家族,以艺术级别的 SUPERFLASH CMOS 半导体处理技术设计和制造的 8 位 MCU。器件 使用与 8051 完全相同的指令集,并与标准的 8051 器件管脚对管
5、脚兼容。 器件内部可集成 72/40K 字节的 FLASH EEPROM 程序存储器, 这是基于 SST 的专利技 术和专有的 CMOS SUPERFLASH EEPROM 技术 with the SSTS fieldenhanceing, tunneling injector,splitgate memory cells. SuperFlash 存储器被分成两部分相对独立的程序存储块。 主块 0 占用 64/32K 字节的内部程序存储空间,次块 1 占用 8K 字节的内部程序存储空间。 该 8K 字节的次块可以被映射到 64/32K 字节存储器空间的最低地址空间,同时该空间也可 以通过程序计
6、数器(Program counter)被隐藏,同时可以作为独立的类 EEPROM (EEPROM-LIKE)数据存储器。该存储块可以通过标准的 87C5X 的 OTP EPROM 编程器 通过加装专为 SST 器件准备的特殊的适配器和 FIRMWARE 来编程。 在上电复位器件, 该器 件可以被配置为下位机, 作为外部主机的原始代码存储器, 或者作为上位机连接到外部主机 进行 IAP 操作(在应用可编程) 。该器件被设计成为可以在系统和在应用可编程,这样可以 在印刷电路板上达到最大的机动性。 该器件可以用一个启动例程被预编程, 示范用户编程代 码下载或通过 IAP 功能更新用户代码。有一个下载
7、启动代码的例程可供用户参考,仅供方 便起见。 SST 不保证该下载启动例程的功能和使用。 器件擦除操作会擦除该预编程过的示例 代码。 作为 72/62K 字节的 SuperFlash EEPROM 的片内程序存储器的补充, 该器件可以寻址到 64K 字节的外部程序存储器空间。作为 10248 位的片内 RAM 空间的补充,该器件可以寻 址 64K 字节的外部 RAM 空间。 SST 的高可靠性,拥有专利的 SuperFlash 技术和存储器单元架构(memory cell architecture)有一系列的设计和生产 flash EEPROMs 的重要的优势。这些优势转换成为重大 的价值和使
8、用户可靠地受益。 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 目录 特色: 产品描述 表格内容 图片目录 表格目录 1.0 功能块 功能块图 2.0 引脚分配 引脚描述 3.0 存储器组织 3.1 程序 FLASH 存储器 3.2 程序存储器块 3.3 数据 RAM 存储器 3.4 扩展数据 RAM 地址 3.5 双数据指针 3.6 特殊功能寄存器 4.0 FLASH 存储器编程 4.1 外部主机编程
9、模式 4.2 在应用编程模式 5.0 定时器/计数器 5.1 定时器 T0,T1,T2 5.2 定时器设置 5.3 可编程时钟输出 6.0 串行 I/O 6.1 全双工,增强型 UART 6.2 串行外围接口(SPI) 7.0 看门狗定时器 8.0 可编程计数器阵列(PROGRAMMABLE COUNTER ARRAY) 8.1 PCA 总观 8.2 PCA 定时器/计数器 8.3 比较器/捕捉模块 9.0 保密锁 9.1 硬件锁 9.2 软件锁 9.3 保密锁状态 9.4 在保密状态下的读操作 10.0 复位 10.1 上电复位 10.2 软件复位 10.3 低电压检测复位( BROWN-O
10、UT Detection) 10.4 中断优先级和中断排列 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 11.0 节电模式 11.1 休眠模式 11.2 掉电模式 12.0 系统时钟和时钟选项 12.1 时钟输入选项和要求的晶振的起振电容 12.2 时钟加倍选项 13.0 电气规范 最大绝对等级 13.1 DC 电气特性 13.2 AC 电气特性 13.3 外部主机模式下 FLASH 存储器编程时序图
11、 14.0 产品定购信息 15.0 封装图 图片目录 图 2-1:40 脚 PDIP 管脚定义 图 2-2:44 脚 TQFP 管脚定义 图 2-3:44 脚 PLCC 管脚定义 图 3-1:SST89E564RD 和 SST89V564RD 的程序存储器结构 图 3-2:SST89E554RC 和 SST89V554RC 的程序存储器结构 图 3-3:内部和外部数据存储器结构 图 3-4:双数据指针结构 图 4-1:外部主机模式下 I/O 引脚定义 图 6-1:帧错误框图 图 6-2:模式 1 下 UART 定时 图 6-3:模式 2 和 3 下 UART 定时 图 6-4:SPI 主从连接
12、 图 6-5:CPHA=0 下 SPI 传送格式 图 6-6:CPHA=1 下 SPI 传送格式 图 7-1:可编程看门狗定时器框图 图 8-1:PCA 定时器/计数器和比较器/捕捉模块 图 8-2:PCA 捕捉模式 图 8-3:PCA 比较模式(软件定时器) 图 8-4:PCA 高速输出模式 图 8-5:PCA 脉宽调节器模式 图 8-6:PCA 看门狗定时器 (限于模式 4) 图 9-1:保密锁等级 图 10-1:上电复位电路 图 10-2:中断架构 图 12-1:晶振特性 图 13-1:IDD VS. 频率(SST89V564RD/SST89V554RC) 图 13-2:IDD VS.
13、频率(SST89E564RD/SST89E554RC) 图 13-3:外部程序存储器读周期 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 图 13-4:外部数据存储器读周期 图 13-5:外部数据存储器写周期 图 13-6:外部时钟驱动波形 图 13-7:移位寄存器模式定时波形 图 13-8:AC 测试输入/输出测试波形 图 13-9:浮动波形 图 13-10:测试负载例子 图 13-11:IDD测试条
14、件,工作模式 图 13-12:IDD测试条件,休眠模式 图 13-13:选择块 1/选择块 0(只限于 SST89E564RD/SST89V564RD) 图 13-16:芯片擦除 图 13-17:SST89E564RD/SST89V564RD 的块擦除 图 13-18:SST89E554RC/SST89V554RC 的块擦除 图 13-19:扇区擦除 图 13-20:字节编程 图 13-21:PROG-SB1/ PROG-SB2 PROG-SB3 图 13-22:PROG-SC0/PROG-SC1 图 13-23:字节校验 表格目录: 表 21:引脚描述 表 31:SST89E/V564RD
15、的程序存储器块交换的 SFCF 值 表 32:SST89E/V554RC 的程序存储器块交换的 SFCF 值 表 33:在不同的复位条件下的 SFCF 值(SST89E/V554RC) 表 34:在不同的复位条件下的 SFCF 值(SST89E/V564RD) 表 35:外部数据存储器的 RD#,WR# with EXTRAM 位 表 36:FLASHFLEX51 的特殊功能寄存器的地址 表 37:CPU 关联的 SFR 表 38:FLASH 存储器编程的 SFR 表 39:看门狗定时器的 SFR 表 310:定时器/计数器的 SFR 表 311:接口的 SFR 表 312:PCA 的 SFR
16、 表 41:SST89E/V564RD 的外部主机模式下的命令 表 42:SST89E/V554RC 的外部主机模式下的命令 表 43:产品鉴定 表 44:外部主机模式下附加的读命令 表 45:SST89E/V564RD 的 IAP 地址解决方案 表 46:SST89E/V564RD 的 IAP 命令 表 47:SST89E/V554RC 的 IAP 命令 表 51:定时器/计数器 0 表 52:定时器/计数器 1 表 53:定时器/计数器 2 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8
17、 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 表 81:PCA 定时器/计数器源 表 82:PCA 定时器/计数器输入 表 83:CMOD 值 表 84:PCA 高和低寄存器比较/捕捉模块 表 85:PCA 模块的各模式 表 86:PCA 模块的各模式 表 87:脉宽调节器频率 表 91:保密锁选项 表 92:保密锁地址表 表 101:中断队列 表 111:节电模式 表 121:外部晶振模式下要求的 C1,C2 值 表 122:时钟加倍特性 表 131:工作范围 表 132:可靠性特性 表 133:AC 测试条件 表 134:要求的系统上电时间 表
18、135:引脚阻抗 表 136:SST89E564RD 和 SST89E554RC 的直流特性;4.5V-5.5V 表 137:SST89V564RD 和 SST89V554RC 的直流特性;2.7V-3.6V 表 138:AC 电气特性 表 139:外部时钟驱动 表 1310:串行口定时 表 1311:外部模式 FLASH 程序存储器的编程/校验参数 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 1.0
19、 功能框图 1.0 功能框图 2.0 管脚分配 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 2.1 管脚描述 表 2-1:引脚描述 符号 类型 名称及功能 P07:
20、0 I/O Port0:P0 口为 8 位开路双向 I/O 口。作为输出口每个脚可以灌入几 个 LS,TTL 输入。当写 1 到端口 0 时,端口 0 为悬浮状态, ,这时可 以当成高阻输入。同时 P0 口还可以作为第二功能脚,作为外部代码 空间或数据空间的低 8 位寻址。在作为此应用时,P0 口在发送 1 时 采用内部强上拉。P0 口在外主模式下编程时接收数据,在外主模式 下校验时发送数据。在编程,校验或者作为通用 I/O 口时 P0 口需要 外部上拉。 P10 I/O T2:定时器/计数器 2 的外部输入,或为来自于定时器/计数器 2 的时 钟输出 P11 I T2EX:定时器/计数器 2
21、 的捕捉/重载触发和方向控制 P12 I ECI:外部时钟输入 该信号为 PCA 的外部时钟输入 P13 I/O CEX0:捕捉/PCA 模块 0 的外部 I/O 比较 每个捕捉/比较模块连接至 P1 口作为外部 I/O。 当不使用 PCA 时该脚 可以作为标准 I/O 使用。 P14 I/O SS#:SPI 的从端口输入选择(Slave port select input for SPI) 或为 CEX1:PCA 模块 1 的捕捉/比较外部 I/O 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9
22、7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m P15 I/O MOSI:SPI 的主输出口,从输出口 或 CEX2:PCA 模块 2 的捕捉/比较外部 I/O P16 I/O MISO:SPI 的主输入口,从输出口 或 CEX3:PCA 模块 3 的捕捉/比较外部 I/O P17 I/O SCK:SPI 的主时钟输出口,从时钟输入口 或 CEX4:PCA 模块 4 的捕捉/比较外部 I/O P27:0 带 内 部 上 拉的 I/O P2 口:P2 口为一个 8 位的双向 I/O 口,同时带有内部上拉电阻。当 向 P2 口写 1 时,由于内部的上
23、拉 P2 口会被拉高,同时可以作为输 入口。作为输入,由于内部有上拉 P2 口的脚被外部拉低时会提供电 流, (IIL,见表格 13-6 和 13-7) 。当读取外部程序存储器空间和外部 数据存储器时时P2口提供16位地址的高8位地址 (MOVXDPTR) 。 在该应用下,P2 口在发送数据时内部提供强上拉。P2 口也接收一些 控制信号和外主模式下的编程和校验的高位地址。 P37:0 带 内 部 上 拉的 I/O P3 口:P3 口为带内部上拉的 8 位双向 I/O 口。P3 口能驱动 LS,TTL 器件。当向 P3 口写 1 时,由于内部的上拉 P3 口会被拉高,同时可 以作为输入口。作为输
24、入,由于内部有上拉 P2 口的脚被外部拉低时 会提供电流, (IIL,见表格 13-6 和 13-7) 。P2 口也接收一些控制信号 和外主模式下的编程和校验的高位(high oder)地址。 P30 I RXD:通用异步收发器(UART)的接收输入。 P31 O TXD:UART 的发送输出。 P32 I INT0#:外部中断 0 输入 P33 I INT1#:外部中断 1 输入 P34 I T0:定时器/计数器 0 外部计数输入 P35 I T1:定时器/计数器 1 外部计数输入 P36 O WR#:外部数据存储器写命令 P37 O RD#:外部数据存储器读命令 PSEN# I/O 程序存
25、储使能: PSEN#为外部程序读信号。 当器件从内部程序存储器 空间执行时, PSEN#为高电平。 当器件从外部程序存储器空间执行时, PSEN 在一个机器周期内有效两次, 除了读取外部数据存储器时两个 PSEN#有效可以跳过。 当 RST 脚上持续地保持高电平 10 个机器周期 时, 这时在 PSEN 上的一个强制的高到低输入将把器件导入到外主模 式编程。 RST I 复位:当振荡器在工作的时候,如果一个高电平加在 RST 脚上达到 两个机器周期时,器件将被复位。如果在 RST 脚输入是高的情况下, PSEN#脚被高到低的输入驱动时, 器件将进入外主模式, 不然器件进 入普通操作模式。 EA
26、# I 外部进入使能 (External Access Enable) : 为了让器件从外部程序存储 器空间读取代码,EA#脚需被连接到 VSS。反之,如果要让器件从内 部程序存储器空间执行则 EA#脚需连接到 VDD。尽管如此,等级为 4 的加密会禁止掉 EA#脚,这样程序就只能从内部从程序存储空间执 行了。EA#脚耐压可以最高到 12V。 (见 13 章, “电气规范” ) 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2
27、 6 . c o m ALE/PROG# I/O 地址锁存使能:ALE 是当对外部存储器操作时用于对低位地址的锁 存。ALE 同时也是 FLASH 编程时的编程脉冲输入(PROG#) 。通常 ALE 脚输出晶振时钟频率的 1/6 ,也可以用作外部定时和时钟。当 每次进入外部数据存储器时将丢失一个 ALE 脉冲。无论如何,如果 A0 被置位为 1 时,ALE 就被禁止。 (见:辅助寄存器(AUXR) ,第 3.6 节, “特殊功能寄存器” ) 。 DNU I/O DNU:不能使用,一定要悬空。在图 22 和图 23 中,RSTOUTL 和 DISIAPL 在普通模式下被使用。如果在外主模式下,该
28、两脚应保 持悬空。 RSTOUTL 带 内 部 上 拉输出 RSTOUTL:在看门狗定时器复位和 BROWN-OUT 复位时低电平有 效。 DISIAPL I DISIAPL:如果该脚被驱动至 VIL,IAP 功能将被禁止。在复位器件 被采样和锁存。此为硬件禁止 IAP 功能。复位后,该脚上的任何变 化都没有效果。 XTAL1 I 晶振 1:反向振荡放大器的输入和内部时钟发生器的输入。 XTAL2 O 晶振 2:反向振荡放大器的输出。 VDD I 电源输入 VSS I 地 3.0 存储器结构 3.0 存储器结构 该器件对程序存储器和数据存储器进行分开寻址。 3.1 程序 Flash 存储器 该
29、器件内部有两块内部 FLASH 存储器。主存储器块(块 0)有 64/32K 字节。次存储器 块(块 1)有 8K 字节。由于总的可寻址空间被限制在 64/32K 字节,SFCF1:0位被用 来控制程序存储空间的选择。请参照图 3-1 和图 3-2 查看程序存储器的配置。程序存储 块的选择在下一节描述。 64K/32K8 的主 SuperFlash 块被初始化成 512/256 个扇区, 每个扇区包含 128 个字节。 8K8 的次 SuperFlash 块被初始化成 64 个扇区,每个扇区包含 128 个字节。 对于每个块, 程序寻址位的低七位用来选择扇区内的地址。 其余的程序寻址位用来选择
30、 块内的扇区。 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 3.2 程序存储器块的切换 器件允许在块 1 和块 0 的低 8K 字节之间进行程序存储块的切换。 SF
31、CF1:0控制程序存储块 的切换。 表 31:SST89E/V564RD 的程序存储块切换的 SFCF 值 表 32 :SST89E/V554RC 的程序存储器块切换值 SFCF 3.2.1 程序存储块切换的复位配置 程序存储块切换在复位后依据Start-up Configuration位(SC0和/或SC1)的值进行初始化。 SC0 和 SC1 位可以通过外主模式命令或 IAP 模式命令来编程。见表格 4-2 和表格 4-7。 复位之后(once out of reset ) ,SFCF0位可以通过编程动态地改变。改变 SFCF0不会 改变 SC0 位。 动态改变 SFCF0位时应十分小心。
32、因为这样会导致逻辑程序地址空间会指向不同的物 理地址。用户应避免在地址空间范围 0000H-1FFFH 内执行块切换指令。 表格 33:在不同的复位条件下 SFCF 的值(SST89E/V554RC) 表格 34 :在不同的复位条件下 SFCF 的值(SST89E/V564RD) 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 3.3 数据 RAM 存储器 内部数据 RAM 有 1024 字节。外部 RA
33、M 空间可以寻址到 64K 字节。 3.4 数据 RAM 地址扩展 SST89E/V554RC 和 SST89E/V564RD 都有能力带 1KRAM。见图 33 该器件的内部数据存储器有四段。 1. 低 128 字节(00H7FH)可以直接和间接寻址。 2. 高 128 字节(80HFFH)可以间接寻址。 3. 特殊功能寄存器(80HFFH)只能直接寻址。 4. 扩展 RAM 的 768 字节(00H2FFH)可以通过外部 MOVX 指令间接寻址,同时清除 EXTRAM 位。 (见“辅助寄存器” (AUXR) ,3.6 节, “特殊功能寄存器” ) 由于高 128 字节空间内地址重叠,所以读
34、取高位 RAM 时必须间接寻址。RAM 空间和 SFR 尽管有相同的地址,但是在物理上时分开的。 当指令进入到高 128 字节时(7FH 之上) ,由 MCU 通过给定的指令决定进入 SFR 呢还 是进入 RAM。如果时间接寻址则进入 RAM,如果时直接寻址则进入 SFR。示例如下: 直接寻址: MOV R0,#data ;R0 内容为 90H。 “data”内数据为写入端口 1。该指令为直接寻址 SFR。 为了进入扩展 RAM,EXTRAM 位应被清掉,同时应使用 MOVX 指令。在片内由额外 的 768 字节的物理存储空间,当寻址外部空间存储器时,逻辑上的低 768 字节即为该片内 768
35、 字节。 (地址为 000H 到 2FFH) 。 当 EXTRAM=0 时,外部 RAM 空间通过 MOVX 指令配合所选块的 R0,R1 或 DPTR 进 行间接寻址。进入扩展 RAM 不影响 P0,P3.6,P3.7,或 P2。在 EXTRAM=0 下,扩展 RAM 的进入可以采用如下例子所示的方法: 进入扩展 RAM(限于间接寻址) : MOVX DPTR,A ;DPTR 内容为 0A0H DPTR 指向 0A0H,A 的内容写入到扩展 RAM 空间的 0A0H。用 MOVX 指令能进入外 部存储器的高于 2FFH 的空间。 (0300H 到 FFFFH)采用和标准 8051 一样的用
36、P0 和 P2 口 做数据/地址总线,P3.6 和 P3.7 作为读写定时信号。 当 EXTRAM1,MOVX Ri 和 MOVX DPTR 与标准 8051 类似。MOVX Ri 在 P0 口提供一个 8 位地址,同时多用为数据。其他的输出脚可以用来输出高位地址。这提 供外部页操作能力。 用MOVX DPTR产生一个16位地址。 这允许外部寻址空间达到64K。 P2口提供高8位地址 (DPH) , P0口提供低8位地址 (DPL) 。 MOVX Ri和MOVX DPTR 指令产生必要的读写信号(P3.6-WR#,P3.7-RD#)表格 35 列举了不同 EXTRAM 下外部数 据存储器的读写
37、操作。 堆栈指针 (SP) 可以定位于内部 256 字节 RAM 的任何地方 (地 128 字节和高 128 字节) 。 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 堆栈指针不能定位于扩展 RAM 内的任何地方。 表格 35 External Data Memory RD,WR With EXTRAM Bit 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m
38、c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 3.5 双数据指针 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 器件有两个 16 位数据指针。AUXR1 内的 DPTR 选择(DPS)决定使用哪个数据指针。 当 DPS0,DPTR0 被选择;当 DPS1,DPTR1 被选择。可以通过一个单独的对 AUX
39、R1 执行 INC 指令以实现在两个数据指针之间进行快速切换。 (见图 34) 3.6 特殊功能寄存器 绝大多数的 FLASHFLEX51 MCU 家族的独特特性由 SFR 的几个位所控制, 具体请参见 表格 36。每个 SFR 的独立描述和复位值详见表格 37 到 311。 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w
40、 . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w
41、 a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w
42、 . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w
43、 a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w
44、 . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 4.0 FLASH 存储器编程 4.0 FLASH 存储器编程 器件的内部 flash 存储器可以通过如下两种方法进行编程或擦除: 1外主编程模式 2IAP 模式 4.1 外主编程模式 外主编程模式允许
45、用户对 FLASH 存储器直接编程而不通过 CPU。 外主模式的进入通过 在 RST 输入持续地为高时强制的在 PSEN#上加一个逻辑高到逻辑低的动作。在 RST1 和 PSEN#=0 时器件保持外主模式。 在外主模式下器件需要一个读 ID 的操作来“ARM”器件,在执行该操作前其他任何外 主模式命令都将无效。在外主模式下,内部 FLASH 存储器块通过重分配的 I/O 脚(详见图 41)由外部主机,如 MCU 编程器,PCB 测试器或 PC 控制的开发板来读取。 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q :
46、 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 4.1.1 产品识别 读 ID 命令存取标有器件识别和生产厂家 SST 信息的标志字节。 外部的编程器读取该标 志字节主要用于编程算法。 读 ID 命令由 P37:6和 P27:6上的命令代码 0H 所选择。 见图 13 14 的时序波形。 4.1.2 武装命令(Arming Command) 武装命令序列必须在外主模式命令被器件认可之前进行。这样可以阻止由于噪音或编 程错误引发的外主模式命令的意外触发。武装命令如下: 1 RST 为高时 PSEN#拉低。这样器件进入外主模式,重配置管
47、脚,把片内振荡器开 启。 2 读命令执行后,1ms 之后,外主模式命令就可以执行了。 在如上时序之后,其他的外主模式命令都可以使能了。在读 ID 命令接收到之前,接收 微控实验网 单片机学习开发、电子制作驿站 h t t p : / / w w w . m c u s y . c n Q Q : 4 7 9 7 8 0 6 6 6 s h e n g l i n w a n 1 2 6 . c o m 到的其他外主模式命令都将被忽略。 4.1.3 外主模式命令 外主模式下的命令有:读 ID,芯片擦除,块擦除,扇区擦除,字节编程,字节校验, Prog-SB1,Prog-SB2,Prog-SB3,Prog-SC0,Prog-SC1,块 0 选择,块 1 选择。信号逻辑分 配见表格 41 和 42。图 41 为 I/O 脚分配,表格 1311 为时间参数。各擦除和编程命 令的时序由一个片内 FLASH 存储器控制器发生。由内部同步的 PROG#信号的从高到低的 转换初始化擦除或编程命令。读命令为异步读,取决于 PROG#的信号电平。 如下为一个详细描述的外主模式命令: 块 0
链接地址:https://www.31doc.com/p-2487404.html