第13章算术库000002.ppt
《第13章算术库000002.ppt》由会员分享,可在线阅读,更多相关《第13章算术库000002.ppt(44页珍藏版)》请在三一文库上搜索。
1、第13章 算术库,13.1 比较器模块 13.2 计数器模块 13.3 差分模块 13.4 除法模块 13.5 增益模块 13.6 递增递减模块 13.7 乘法累加模块,13.1 比较器模块,比较器模块(Comparator Block)的功能是比较两个Simulink信号,而后返回一个标志位。此模块自动识别输入数据的类型(如有符号二进制数或无符号整数等)。表13-1给出了比较器模块的参数说明。 图13-1是一个使用了比较器模块的设计实例。,表13-1 比较器模块参数说明,图13-1 Comparator Block实例,13.2 计数器模块,计数器模块(Counter Block)是一个加减
2、计数器,表13-2是此模块的参数表。,表13-2 计数器模块参数说明,13.3 差分模块,差分模块(Differentiator Block) 是一个有符号整数差分器,此模块可用于DSP功能块中,如CIC滤波器。表13-3给出了此模块的参数说明。,表13-3 差分模块参数说明,13.4 除 法 模 块,除法模块(Divider Block)接受除数和被除数,然后计算出它们的商和余数。其中除数、被除数、商和余数的数据位宽类型是相同的。图13-2是一个使用了除法模块的设计实例。表13-4是此模块的参数表。,图13-2 除法模块使用实例,表13-4 除法模块参数说明,13.5 增 益 模 块,增益模
3、块(Gain Block)的输出等于输入信号乘上一个给定的增益因子。对于引入的增益模块必须在增益参数表中设定一个数值,要求输入信号值与增益因子都必须是标量。 注意:可以在Simulink环境设计中引入增益模块,但此模块只能用于仿真,SignalCompiler无法将其转化为VHDL。表13-5是此模块的参数表。 图13-3是一个使用了Gain 模块的实例。,表13-5 增益模块的参数说明,图13-3 使用Gain 模块的电路,13.6 递增递减模块,递增递减模块(Increment Decrement Block)产生一个顺时计数序列,其输出可以是有符号整数、无符号整数、有符号二进制小数。对于
4、所有的数据类型,计数序列都是在最低位LSB递增或递减1。表13-6就是这种模块的参数表。模块有一个时钟相位选择控制项,具体说明如表13-6所述。,表13-6 递增递减模块参数说明,图13-4是一个使用了递增递减模块的示例。,图13-4 Increment or Decrement应用实例,13.7 乘法累加模块,乘法累加模块 (Multiply Accumulate Block )是由一个乘法器和一个累加器构成的模块。其输入的数据类型可以是有符号整数、无符号整数、有符号二进制小数。表13-7是此模块的参数表。,表13-7 乘法累加模块参数说明,图13-5是一个使用了乘法累加器模块的设计实例。,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 13 算术 000002
链接地址:https://www.31doc.com/p-2547564.html