概述基本RS触发器几种时钟触发器的逻辑功能触发器的选择.ppt
《概述基本RS触发器几种时钟触发器的逻辑功能触发器的选择.ppt》由会员分享,可在线阅读,更多相关《概述基本RS触发器几种时钟触发器的逻辑功能触发器的选择.ppt(53页珍藏版)》请在三一文库上搜索。
1、,概述 基本 RS 触发器 几种时钟触发器的逻辑功能 触发器的选择和使用,第4章 集成触发器,本章教学基本要求:,掌握 RS 触发器、JK 触发器、D触发器的逻辑功能,了解触发器的主要参数,熟悉 RS 触发器、JK 触发器、D 触发器的电路结构、工作原理和触发方式,本章教学基本要求,概 述,在数字电路系统中,经常采用触发器以及由它们与各种门电路一起组成的时序逻辑电路。 时序逻辑电路的特点是:输出状态不仅取决于当时的输入信号状态,而且还与原输出状态有关。 电路结构上存在反馈,使时序逻辑电路具有记忆功能,即在输入信号作用撤消后,能保持在输入信号作用时所具有的输出状态。,触发器的分类方法有三种:,按
2、有无动作的统一时间节拍(时钟脉冲)来分:有基本触发器(无时钟触发器)和时钟触发器。 按电路的结构来分:有主从触发器、维持阻塞触发器、边沿触发器和主从型边沿触发器等。 按逻辑功能来分:有 RS 触发器、D 触发器、JK 触发器、T 触发器、T触发器。,有两个稳定状态(简称稳态):用来表示逻辑 0 和 1。 在输入信号作用下,触发器的两个稳定状态可相互转换(称为状态的翻转)。输入信号消失后,新状态可长期保持下来,因此具有记忆功能,可存储二进制信息。,一个触发器可存储 1 位二进制数码,触发器的基本特性,一、电路结构:,由两个与非门构成, 两个输出端,一个为Q,一个为 .正常情况下, 两个输出端是逻
3、辑互补的,即一个为0,一个为1。两个输入输。“R”、“S”上面的非线,表示这种触发器输入信号为低电平有效.,4.1 基本 RS 触发器,二.基本工作原理,1、有两个稳定的状态,当Q=1时,G1输入端全为1,则G1输出为0, G2输入端有0,则G2输出端为1。,当输入端全为1时,输出端不变,1,1,1,1,0,1,0,规定:以Q输出端的状态为 触发器的状态,当Q=0时,G1输入端有0,则G1输出端为1, G2输入端全为1,则G2输出端为0,1,1,0,0,1,0,当输入端全为1时,输出端不变,1、有两个稳定的状态,2、在低电平信号作用下,触发器可以从一个稳态转换到另一个稳态,G1输入有0,则G1
4、输出端为1, G2输入全为1,则Q=0.,Q由1变为0,置0端,0,1,1,1,1,0,G2输入有0,则Q=1,G1输入全为1,则G1输出端为0,Q由0变为1,置1端,1,0,0,1,2、在低电平信号作用下,触发器可以从一个稳态转换到另一个稳态,3、失效的状态,正常情况下,两上输出端逻辑互补,但此时为非正常状态,不能使用该输入信号。,0,0,1,1,一、当电路进入新的稳定状态后,即使撤销 了输入信号,触发器翻转后的状态也能够稳定的 保持。,二、 端称为置0端:从1态换0态必须使 端称为置1端:从0态换1态,必须使,特点:,三.逻辑功能的表示方法,(1) 真值表,与非门组成的基本RS触发器的真值
5、表,(2)用逻辑符号图表示,(3)用时序图(波形图)表示,1,0,1,1,1,1,1,0,0,0,0,0,1,1,1,1,1,1,1,1,0,0,0,1,1,1,不定,(4) 或非门构成的基本 RS 触发器,电路结构:,输入端为高电平有效.,逻辑功能的表示方法,或非门组成的基本RS触发器的真值表,演示,演示,演示,演示,与非门和或非门基本RS触发器组成的真值表,输入端各自取反,其真值表相同.,例:用RS触发器构成无抖动开关,在机械开关扳动或按动过程中,一般都存在接触抖动,在几十毫秒的时间里连续产生多个脉冲,如图(a)、(b)所示。这在数字系统中会造成电路的误动作。为了克服电压抖动,可在电源和输
6、出端之间接入一个基本RS触发器,在开关动作时,使输出产生一次性的阶跃,如图(c)、(d)所示,这种无抖动开头称为逻辑开关。若将开关S来回扳动一次,即可在输出端Q得到无抖动的负的单拍脉冲。如图(c)输出端的波形。,四.基本RS触发器的优缺点,优点,缺点,电路简单,是构成各种触发器的基础。,(1). 输出受输入信号直接控制,不能定时控制。,(2). 有约束条件。,4.2几种时钟触发器的逻辑功能,基本RS触发器属于异步式或称为无时钟触发器,动作特点是当输入的置0或置1信号一出现,输出状态就可能随之而发生变化。触发器状态的转换没有一个统一的节拍. 在使用触发器时,往往要求按一定的节拍动作。这种触发器有
7、两种输入端:一种是决定其输出状态的数据信号输入端(如RS触发器的置0、置1端R和S),另一种是决定其动作时间的时钟脉冲(Clock Pulse),简称CP输入端。 具有时钟脉冲输入端的触发器称为时钟触发器。,触发器的现态和次态的表示,同步 RS 触发器,1、电路组成及逻辑符号 它是由基本RS触发器和用来引入R、S及时钟脉冲CP的两个与非门而构成,如图所示。,时钟触发器逻辑功能的表示方法除使用真值表(特性表)、符号图、时序图(波形图)以外,还用特性方法、状态转换图(或转换表)来表示。,2.逻辑功能分析 分析电路可知,在 CP=0 期间, 触发器不动作。在CP=1 期间,R 和 S 端的信号经倒相
8、后被引导到基本RS触发器的输入端 端和 端。在 CP 作用下,新状态 是输入信号R和 S 及原状态 的函数,即 = F(R,S, ),0,1,1,1,1,输入端全为1的基本RS触发器 输入状态保持不变.,(1)真值表 同步 RS 触发器的真值表如表所示。其功能与基本 RS 触发器相同,但只能在 CP=1 到来时状态才能翻转。,同步RS触发器的真值表,演示,演示,演示,演示,是指不允许将R和S同时取为1,所以称为约束条件。,(3)状态转换图 将触发器两个稳态0和1用两个圆圈表示,用箭头表示由现态到次态的转换方向,在箭头旁边用文字符号及其相应信号表示实现转换所必备的输入条件,这种图称为状态转换图。
9、,(2)卡诺图与特性方程,(约束条件),将 作为输出变量,把S、R和 作为输入变量填入卡诺图,经化简得特性方程,3、同步RS触发器的空翻问题 给时序逻辑电路加时钟脉冲的目的是统一电路动作的节拍。对触发器而言,在一个时钟脉冲作用下,要求触发器的状态只能翻转一次。而同步RS触发器在一个时钟脉冲作用下,触发器的状态可能发生两次或两次以上的翻转,这种现象称为空翻。出现空翻现象有以下两种情况: (1)在CP=1期间,如果输入端的信号R和S再有变化,可能引起输出端Q翻转两次或两次以上。 如图所示,保证在CP=1期间只变化一次,则要求在CP=1期间不允许R和S的输入信号发生变化。,0,1,0,1,0,0,0
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 概述 基本 RS 触发器 时钟 逻辑 功能 选择
链接地址:https://www.31doc.com/p-2554162.html