第五部分异步时序逻辑电路教学课件.ppt
《第五部分异步时序逻辑电路教学课件.ppt》由会员分享,可在线阅读,更多相关《第五部分异步时序逻辑电路教学课件.ppt(77页珍藏版)》请在三一文库上搜索。
1、第五章 异步时序 逻辑电路,5.1 异步时序逻辑电路的特点及模型,1. 同步时序逻辑电路的特点,各触发器的时钟端全部连接在一起,并接在系 统时钟端;,只有当时钟脉冲到来时,电路的状态才能改变;,改变后的状态将一直保持到下一个时钟脉冲 的到来,此时无论外部输入x有无变化;,状态表中的每个状态都是稳定的。,5.1,2. 异步时序逻辑电路的特点,电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件;,电路中没有统一的时钟;,电路状态的改变由外部输入的变化直接引起。,根据外部输入是脉冲信号还是电平信号,可将异步时序逻辑电路分为脉冲异步时序电路和电平异步时序电路。,5.2
2、脉冲异步时序逻辑电路,对输入脉冲信号的两点限制:,在两个或两个以上的输入线上不允许同时出现 脉冲信号; 第二个输入脉冲的到达,必须在第一个输入脉 冲所引起的整个电路响应结束之后。,5.2,5.2.1 脉冲异步时序逻辑电路的分析,分析方法基本上与同步时序逻辑电路相似,只是要注意触发器时钟端的输入情况。在同步时序电路中,时钟端的输入仅为“ 时间”。,5.2.1,分析步骤如下:,(1) 写出电路的输出函数和激励函数表达式。,(2)列出电路的状态转移真值表或写出次态方程组。,(3) 作状态表和状态图。,(4) 画出时间图和用文字描述电路的逻辑功能。,从分析步骤来看,异步时序电路的分析与同步时序电路分析
3、相同,但是每一步实施时又有所不同。下面通过例子介绍脉冲异步时序电路的分析方法。,例:分析下图所示的脉冲异步时序逻辑电路,解:,写出输出函数和激励函数表达式,作状态转移真值表:,作状态表和状态图: 根据转移真值表可作出状态图.,画时间图和说明电路功能:(略),该电路是一个三进制计数器.,例:分析下图所示的脉冲异步时序逻辑电路,作状态转移真值表,注意转移真值表中x1,x2取值的意义和组合情况。,作状态表和状态图 根据转移真值表可作出下列状态表和状态图,画时间图和说明电路功能,该电路当连续输入两个或多个x1脉冲时,输出一个或多个脉冲,其它情况下输出为0。它是一个x1脉冲检测器。,例:分析下图所示的脉
4、冲异步时序电路,解:,写出输出函数和激励函数表达式,注意各触发器的跳变时刻,该式表明当CP为逻辑1时,触发器的状态才能发生变化,而只有当时钟出现有效跳变时,CP才为逻辑1。,写出电路的状态方程,将3个触发器的激励函数代入触发器的次态方程, 得,作状态表和状态图 高位触发器次态不仅与触发器的现态有关,而且与触发器的次态有关。在填写状态时,通常要由低位向高位依次填写。,画出时间图和说明电路功能 由状态图可知:该电路是一个八进制减1计数器,输出是借位信号。,5.2.2 脉冲异步时序逻辑电路的设计,设计方法与同步时序逻辑电路相似,但如果触发器有时钟控制端的话应将其作为激励来考虑,并注意脉冲异步时序电路
5、对输入脉冲的两个限制条件。,5.2.2,例:设计一个脉冲异步时序电路,该电路有3个输入端x1,x2和x3,一个输出端Z。当且仅当电路接收的输入脉冲序列为x1x2x3时,输出 Z由0变成为1,仅当又出现一个x2脉冲时,输出 Z才由1变为0。,典型的输入、输出波形如图所示,解:用Moore电路实现,建立原始状态图和状态表,由观察法可见该表已是最简状态表,无需再化简。,状态分配:,由原则1得 AB,AC,CD,BC,AD应相邻。 由原则2得 AB,AC,BC,AD应相邻。 由原则3得 AB,AC,BC应相邻。 由原则4得 A为逻辑0。,将时钟控制端当作激励端来看.故可得以下 D触发器的激励表:,Qn
6、 Qn+1 CP D,Qn Qn+1 CP D,0 0 d 0,0 1 1 1,1 0 1 0,1 1 d 1,1 1 0 d,1 0 1 0,0 1 1 1,0 0 0 d,设计时将D触发器的特征方程写为:,Qn+1=D CP,确定激励函数和输出函数表达式,D2,CP2,CP1,注:化简只能在指定 列中进行。,画出逻辑电路图:,例 : 试用J-K触发器设计一个异步六进制加法计数器.,做六进制加法计数器的状态图:,将时钟控制端当作激励端来看.故可得以下J-K触发器的激励表:,Qn Qn+1 CP J K,Qn Qn+1 CP J K,0 0 d 0 d,0 1 1 1 d,1 0 1 d 1,
7、1 1 d d 0,1 1 0 d d,1 0 1 d 1,0 1 1 1 d,0 0 0 d d,设计时将J-K触发器的特征方程写为:,.,0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 d 1 1 0 0 1 0 0 1 1 0 0 1 0 0 1 1 1 0 0 1 1 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 0 0 1 d 1 1 1 1 0 d d d d d d d 1 1 1 d d d d d d d,Q3nQ2nQ1n Q3n+1Q2n+1Q1n+1 CP3CP2CP1 Z,0 0 0 0 0 1 d d d d 1 d 0 0 1 0
8、 0 0 1 0 1 0 0 d 1 d d 1 d 1 1 0 0 1 0 0 1 1 d d d d 1 d 0 0 1 0 0 1 1 1 0 0 1 d d 1 d 1 1 1 1 0 1 0 0 1 0 1 d d d d 1 d 0 0 1 0 1 0 1 0 0 0 d 1 0 d d 1 1 d 1 1 1 1 0 d d d d d d d d d d d d d 1 1 1 d d d d d d d d d d d d d,Q3nQ2nQ1n Q3n+1Q2n+1Q1n+1 J3 K3 J2 K2 J1 K1,CP3 CP2 CP1 Z,Q2nQ1n,00,01,11,1
9、0,0,1,0,1,1,d,d,0,0,d,Q3n,CP3,Q2nQ1n,00,01,11,10,0,1,d,1,d,d,0,d,d,d,Q3n,J3,CP3=Q1 J3=Q2 K3=1,.,Q2nQ1n,00,01,11,10,0,1,0,1,d,d,1,0,0,d,Q3n,Q2nQ1n,00,01,11,10,0,1,d,d,0,d,1,d,d,d,Q3n,J2,CP2,.,Q2nQ1n,00,01,11,10,0,1,1,1,1,d,1,1,1,d,Q3n,CP1,检查能否自启动:,Q3nQ2nQ1n Q3n+1Q2n+1Q1n+1 CP3CP2CP1 Z,Z=Q3n Q2n Q1n,C
10、P2=Q1 J2=Q3 K2=1,CP3=Q1 J3=Q2 K3=1,CP1=1 J1=1 K1=1,5.3 电平异步时序逻辑电路的分析与设计,输出方程 : Z=f (X , y) 激励方程 :Y=f (X , y) 二次状态方程 : yit+= Yit ( i=1,2r ) X=X1 Xn : 输入状态 y=y1 yn : 二次状态,对其描述:,对上图的异步时序逻辑电路框图可用一组方程,Y=Y1 Yr :激励状态,Z= Z1 Zm :输出状态, : 延迟元件的延迟时间 电路中,Z和Y是随X的变化而变化的.Y变化后经过的延迟形成二次状态y反馈到输入端,从而引起电路状态的进一步变化,直到Y=y,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第五 部分 异步 时序 逻辑电路 教学 课件
链接地址:https://www.31doc.com/p-2562018.html