第6章存储系统.ppt
《第6章存储系统.ppt》由会员分享,可在线阅读,更多相关《第6章存储系统.ppt(71页珍藏版)》请在三一文库上搜索。
1、1,第6章 存储系统,计算机教学实验中心,2,主要内容,微型机存储系统的概念和体系结构 存储器的分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器管理技术 高速缓存的一般概念,3,6.1 概述,存储系统 存储器的分类及主要技术指标,4,微型机的存储系统,将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来就构成存储系统。 系统的存储速度接近较快的存储器,容量接近较大的存储器。,5,微型计算机系统,Cache存储系统,主存储器 高速缓冲存储器,虚拟存储系统,主存储器 磁盘存储器,6,存储系统的层次结构,由上至下容量越来越大,速度越来越慢,价格越来越
2、低,通用寄存器堆及 指令、数据缓冲栈,高速缓存,主存储器,联机外存储器,脱机外存储器,7,存储系统的主要技术指标,存储容量(S) 单位容量的平均价格(C) C =(C1S1+C2S2)/(S1+S2) 存取周期 T=HT1+(1-H)T2 访问效率 E=T1/T,命中率,8,存储器的分类,高速缓冲存储器 主存储器 辅助存储器,内存储器半导体存储器,9,半导体存储器,由能够表示“0”和“1”、具有记忆功能的一些物理器件组成。 能存放一位二进制数的物理器件称为一个存储元。 若干存储元构成一个存储单元。,10,半导体存储器,随机存取存储器(RAM) 只读存储器(ROM) FLASH存储器(闪存),静
3、态RAM 动态RAM,掩模ROM 一次编程型ROM(PROM) 可读写ROM,EPROM EEROM,11,半导体存储器的主要技术指标,存储容量 存取时间和存取周期 存储器带宽 单位时间内存储器可读写的字节数 平均故障间隔时间(MTBF) 可靠性 功耗 CPU读写存储器的时间必须大于存储芯片的额定存取时间,12,6.2 随机存取存储器,主要内容: SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接,13,一、静态存储器SRAM,特点: 存储元由双稳电路构成,存储信息稳定。,14,典型SRAM芯片,了解: 主要引脚功能 工作时序 与系统的连接使用,15,SRAM 6264芯片,容量
4、:8K8 芯片外部引线图,16,6264芯片的主要引线,地址线:A0A12; 数据线:D0D7; 输出允许信号:OE; 写允许信号:WE; 选片信号:CS1,CS2,17,6264的工作过程,读操作 写操作,工作时序,18,6264芯片与系统的连接,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A12,MEMW,MEMR,译码 电路,高位地址信号,D0D7,系统总线,6264, ,+5V,19,译码电路,将输入的二进制(地址)编码变换为一个特定的输出信号,即: 将输入的高位地址信号通过变换,产生一个有效的输出信号,该信号选中某一个存储器芯片,使该存储器芯片进入工作状态。 参与译码的
5、高位地址信号决定了存储器的地址范围。,20,译码方式,全地址译码 部分地址译码,21,全地址译码,用全部的高位地址信号作为译码器的输入 存储器芯片的每一个存储单元都具有唯一的内存地址,即存储单元与地址编号是一对一的关系。,22,全地址译码例,A19,A18,A17,A16,A15,A14,A13,&,1,6264 CS1,全部高位地址信号(A19-A13)都作为译码器输入。 低位地址信号(A12-A0)接到6264的地址引脚。 6264的地址范围 =?,23,部分地址译码,用部分高位地址信号(而不是全部)作为译码器的输入 存储器芯片的每一个存储单元具有多个内存地址,即存储单元与地址编号是一对多
6、的关系。,24,部分地址译码例,A18不参加译码,从而使被选中芯片的每个单元都拥有两个地址。6264的地址范围?,A19,A17,A16,A15,A14,A13,&,1,6264 CS1,25,应用举例,将SRAM 6264芯片与系统连接,使其地址范围为:38000H39FFFH。 使用74LS138译码器构成译码电路。,26,应用举例,D0D7,A0,A12,WE,OE,CS1,CS2,A0,A12,MEMW,MEMR,D0D7,A19,G1,G2A,G2B,C,B,A,&,&,A18,A14,A13,A17,A16,A15,+5V,Y0,系统总线,74LS138,6264,27,二、动态随
7、机存储器DRAM,特点: 存储元主要由电容构成,由于电容存在的漏电现象而使其存储的信息不稳定,故DRAM芯片需要定时刷新。,28,典型DRAM芯片2164A,2164A:64K1bit 采用行地址和列地址来确定一个单元; 行列地址分时传送。 共用一组地址信号线 地址信号线的数量仅 为同等容量SRAM芯 片的一半。,0 1 0 0,0 1 0 0,COL,ROW,存储矩阵,29,2164A的内部结构,A0A7,RAS# CAS# WE#,30,主要引线,RAS:行地址选通信号。用于锁存行地址; CAS:列地址选通信号。 地址总线上先送上行地址,后送上列地址,它们 分别在RAS和CAS有效期间被锁
8、存芯片中。 A0-A7:地址线 DIN: 数据输入 DOUT:数据输出,WE=0 数据写入 WE=1 数据读出,WE:写允许信号,31,工作时序,数据读出 数据写入 刷新,一次一行,32,2164A在系统中的连接,利用8片2164A构成64KB存储体; 通过选择控制芯片将存储体与系统相连。,简化的电路原理图,33,6.3 只读存储器(ROM),特点: 可随机读取数据,但不能随机写入; 掉电后信息不丢失,34,一、EPROM,特点: 可多次编程写入; 掉电后内容不丢失; 内容的擦除需用紫外线擦除器。,35,典型EPROM芯片2764,8K8bit芯片,其引脚与SRAM 6264完全兼容; 地址信
9、号:A0 A12 数据信号:D0 D7 输出信号:OE 片选信号:CE 编程脉冲输入:PGM,36,2764的工作方式,数据读出 编程写入 擦除,标准编程方式 快速编程方式,编程写入: 每出现一个编程脉冲就写入一个字节数据,37,二、EEPROM,特点: 可在线编程写入; 掉电后内容不丢失; 电可擦除。,38,工作方式,数据读出 编程写入 擦除,字节写入: 每次写入一个字节 自动页写入:每次写入一页(32字节),字节擦除:一次擦除一个字节 片擦除:一次擦除整片,39,典型EEPROM芯片,98C64A: 容量8K8; 13根地址线(A0 A12); 8位数据线(D0 D7); 输出允许信号(O
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 存储系统
链接地址:https://www.31doc.com/p-2567073.html