第十一讲存储器与CPU的连接星期二.ppt
《第十一讲存储器与CPU的连接星期二.ppt》由会员分享,可在线阅读,更多相关《第十一讲存储器与CPU的连接星期二.ppt(23页珍藏版)》请在三一文库上搜索。
1、1,第十一讲存储器与CPU的连接 2006.11.28(星期二),主要内容: 存储器芯片与CPU的连接,2,2、存储器芯片与CPU的连接方式。,存储器芯片与CPU的连接方式。 是指与CPU总线相关的信号线的连接。 控制总线由芯片类型决定,只能随芯片一块讨论。 (1) 根据CPU外部数据总线的位数确定主存结构 (2) 根据CPU外部地址总线的位数与存储器的容量 确定主存储器芯片连接原则 (3) 8位数据总线CPU与存储器接口,3,(1) 根据CPU外部数据总线的位数 确定主存结构, 读写存储器RAM 只读存储器ROM 以EPROM 27256(32K8)为例加以说明。,以静态RAM(SRAM)
2、6264芯片(8K 8位/片)为例加以说明。,4, 读写存储器RAM( 6116芯片 ),6264存储芯片为8K 8位,8088 CPU数据总线是8位的, 8K容量的存储器用一片6264实现。 引脚图如下,5,存储器与CPU的连接,复用总线结构数据与地址分时共用一组总线。,6, 只读存储器ROM( 2716),2716存储芯片为2K 8位的,8088 CPU数据总线是8位的,2K容量的存储器用一片2716实现。 其引脚图如下:,7,(2) 根据CPU外部地址总线的位数与 存储器的容量确定主存储器芯片连接原则,确定好电路结构后,存储器芯片选择应尽量选用容量相同的芯片。 连接原则: 芯片的地址线与
3、CPU的低地址总线相连,以确定存储器片内地址, 剩下的高位地址通过译码产生片选控制信号。,根据系统对存储器分配情况可以选择不同的译码方式: 线选 全译码 常用的译码器有以下三种 与非门译码器 38译码器(74LS138) PLD可编程译码器,8, 译码方式,不完全译码 (地址有重叠区),1100,0 000,0000,0000 1101,1 111,1111,1111,I 存储器地址,A13,1010,0 000,0000,0000 ; 1011,1 111,1111,1111,II 存储器地址,A14,9,译码方式(续),全译码(地址无重叠区),10,常用的译码器 与非门译码,A19,A18
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第十一 存储器 CPU 连接 星期二
链接地址:https://www.31doc.com/p-2572344.html