嵌入式系统基础教程第05讲第3章JTAG技术.ppt
《嵌入式系统基础教程第05讲第3章JTAG技术.ppt》由会员分享,可在线阅读,更多相关《嵌入式系统基础教程第05讲第3章JTAG技术.ppt(65页珍藏版)》请在三一文库上搜索。
1、嵌入式系统原理与开发,第5讲 南京大学计算机系 俞建新主讲,2008年3月14日,南京大学计算机系,2,第3章 嵌入式微处理器技术基础,本章主要介绍以下内容: 嵌入式微处理器典型技术 主流嵌入式微处理器 嵌入式处理器的调试技术 边界扫描测试技术JTAG,2008年3月14日,南京大学计算机系,3,3.4 边界扫描测试接口JTAG,JTAG是一种片上调试接口,即OCD接口。 OCD英文原文: On-Chip Debugging Interface JTAG的建立使得集成电路固定在PCB(Printed Circuit Board,印刷电路板)上,只通过边界扫描便可以被测试。 含有JTAG口的芯片
2、种类较多,如CPU、DSP、CPLD/FPGA等,广泛得到应用。,2008年3月14日,南京大学计算机系,4,3.4.1 测试摩尔定律,1999年英特尔公司的副总裁Patrick Celsinger先生在美国大西洋城举行的国际测试会议上提出了测试摩尔定律,并就此了讲演。 该定律预测未来几年,每一晶体管的硅投资成本将低于其测试成本。 Patrick Celsinger先生指出,硅成本已迅速下降,测试成本却基本保持不变。并且,被测器件的速度常常比测试设备能测的速度高。也就是说,测试设备的发展速度已跟不上测试对象的发展。同时,测试成本在制造成本中所占比例过大。,2008年3月14日,南京大学计算机系
3、,5,3.4.2 JTAG基本概念,JTAG是Joint Test Action Group(联合测试行动组)的缩写,联合测试行动组是IEEE的一个下属组织 该组织研究标准测试访问接口和边界扫描结构(Standard Test Access Port and Boundary-Scan Architecture) JTAG的研究成果被接纳为IEEE1149.1-1990规范 JTAG成为电子行业的一种国际测试标准 现在,人们通常用JTAG来表示IEEE1149.1-1990规范,或者满足IEEE1149规范的接口或者测试方法。,2008年3月14日,南京大学计算机系,6,JTAG扫描循环示意图
4、,2008年3月14日,南京大学计算机系,7,边界扫描单元,JTAG标准定义了一个串行的移位寄存器 寄存器的每一个单元分配给IC芯片的相应引脚 每一个独立的单元称为BSC(Boundary-Scan Cell)边界扫描单元 这个串联的BSC在IC内部构成JTAG回路 所有的BSR(Boundary-Scan Register)边界扫描寄存器通过JTAG测试激活,2008年3月14日,南京大学计算机系,8,ARM的JTAG调试结构,2008年3月14日,南京大学计算机系,9,ARM7TDMI调试结构(英文),2008年3月14日,南京大学计算机系,10,ARM调试系统说明,调试系统一般包括3部分
5、: 调试主机是运行软件调试器的计算机 例如ADW,ARM Debugger for Windows 调试主机允许发出高级命令,如设置断点或检查存储器内容。 协议转换器处理调试主机和ARM7TDMI处理器JTAG接口之间的通讯 包括调试主机发出的高级命令以及JTAG接口的低级命令。 一般通过增强型并行口进行连接。,2008年3月14日,南京大学计算机系,11,ARM调试系统说明(续),调试目标 ARM CPU主处理器逻辑:对调试有硬件支持。 嵌入式ICE-RT逻辑:这是用于产生调试异常(如断点)的寄存器和比较器的集合。 TAP控制器:用JTAG串行接口控制扫描链的动作。,2008年3月14日,南
6、京大学计算机系,12,协议转换器的调试扩充功能,ARM7TDMI具有易于在最低层调试的硬件扩充,其调试扩充功能如下列出: 允许暂停程序的执行; 检查和修改内核的内部状态; 查看和修改存储器系统的状态; 执行中止异常,允许实时的内核监控; 重新开始程序执行。,2008年3月14日,南京大学计算机系,13,3.4.3 ARM7TDMI扫描链布局,2008年3月14日,南京大学计算机系,14,ARM7TDMI内核扫描链结构,113位,38位,33位,2008年3月14日,南京大学计算机系,15,JTAG接口的IC内部结构,2008年3月14日,南京大学计算机系,16,JTAG状态转换图,2008年3
7、月14日,南京大学计算机系,17,JTAG信号,TMS:测试模式选择(Test Mode Select) 通过TMS信号控制JTAG状态机的状态。 TCK:JTAG的时钟信号 TDI:数据输入信号 TDO:数据输出信号 nTRST:JTAG复位信号,复位JTAG的状态机和内部的宏单元(Macrocell)。,2008年3月14日,南京大学计算机系,18,3.4.4 TAP控制器,TAP控制器内部有多个寄存器 测试数据寄存器 JTAG控制指令寄存器 旁路寄存器 ARM7TDMI器件识别码(ID)寄存器 扫描路径选择寄存器,2008年3月14日,南京大学计算机系,19,JTAG的TAP控制器结构,
8、2008年3月14日,南京大学计算机系,20,测试数据寄存器,在TDI和TDO之间可以连接的测试数据寄存器有如下8个: 指令寄存器; 旁路寄存器; ARM7TDMI的器件识别(ID)码寄存器; 扫描路径选择寄存器; 扫描链0、1、2和3。,2008年3月14日,南京大学计算机系,21,JTAG控制指令寄存器,JTAG接口中指令寄存器长度是4位 在指令寄存器共安排10条控制指令,见下表。,2008年3月14日,南京大学计算机系,22,JTAG的指令寄存器,在SHIFT-IR态,将指令寄存器选做TDI和TDO之间串行路径。见(a) 在UPDATE-IR态,指令寄存器的值成为当前指令。见(b) 在C
9、APTURE-IR态,将b0001加载到该寄存器。该值在SHIFT-IR态移位输出。见(c) 复位时,IDCODE(b1110)成为当前指令。见(d) 指令寄存器的最低有效位首先被扫描输入和输出。,2008年3月14日,南京大学计算机系,23,旁路寄存器,功能: 通过提供TDI和TDO之间的路径,在扫描测试期间对器件旁路。 长度: 1位 操作方式: 当BYPASS指令是指令寄存器中的当前指令时,串行数据在SHIFT-DR态以1个TCK周期的延迟从TDI传到TDO。旁路寄存器没有并行输出。 在CAPTURE-DR态,从旁路寄存器的并行输入端装入“0”。,2008年3月14日,南京大学计算机系,2
10、4,ARM7TDMI器件 识别码(ID)寄存器,识别码用途:读32位器件识别码。不提供可编程的识别码。 长度:32位。寄存器的格式如下图所示。 操作方式 当IDCODE指令是当前指令时,将ID寄存器选做TDI和TDO之间的串行路径。ID寄存器没有并行输出。在CAPTURE-DR态,32位器件识别码从其并行输入端加载到ID寄存器。寄存器的最低有效位首先被扫描输出。,版本 4位,部件编号 16位,制造者标识 12位,0,31,11,28,2008年3月14日,南京大学计算机系,25,扫描路径选择寄存器,用途和长度 变换当前活动的扫描链,4位。 操作方式 仅当执行了一条SCAN_N指令或当发生复位时
11、,当前所选的扫描链改变。复位时,将扫描链0选做活动的扫描链。 在SHIFT-DR态, SCAN_N指令把扫描路径选择寄存器作为TDI和TDO之间的串行数据移位路径。 在CAPTURE-DR态,将b1000加载到该寄存器。这个值在SHIFT-DR态加载输出,同时装入新值。 在UPDATE-DR态,由寄存器中的值选择一个扫描链成为当前活动的扫描链。所有进一步的指令(如INTEST)都应用到该扫描链上。,2008年3月14日,南京大学计算机系,26,扫描链编号分配,2008年3月14日,南京大学计算机系,27,3.4.5 JTAG扫描链工作原理,JTAG扫描链由扫描单元组成 每一个被测试逻辑电路引出
12、信号线同它的引脚之间配置一个扫描单元 每一个扫描单元的内部由两个D触发器和两个多路选择器组成 分别把逻辑电路输入输出线同引脚之间的穿越扫描单元的电流方向成为横向,沿扫描单元串接线运动的电流方向成为纵向。 JTAG扫描链一共有四种操作:挂起、捕获、移位和更新。,2008年3月14日,南京大学计算机系,28,JTAG扫描单元构造,纵向,纵向,横向,横向,横向,四种操作: 挂起,移位,俘获,更新,2008年3月14日,南京大学计算机系,29,JTAG扫描链的组成,Logic,Pin,Pin,Pin,Pin,Logic,Logic,Logic,Logic,Pin,Pin,Logic,2008年3月14
13、日,南京大学计算机系,30,JTAG处于挂起状态,横向直行,横向直行,如同扫描链不存在,2008年3月14日,南京大学计算机系,31,捕获JTAG状态,当前引脚 信号的快照 存入扫描链,2008年3月14日,南京大学计算机系,32,移位数据,纵 向 直 行,此刻处理器的工作脉冲暂停,2008年3月14日,南京大学计算机系,33,移位结束,纵 向 直 行,此刻处理器的工作脉冲暂停,2008年3月14日,南京大学计算机系,34,数据更新,JTAG扫描链取代系统向处理器输入信号,并且替代处理器向系统输出信号。,2008年3月14日,南京大学计算机系,35,扫描链0,Scan Chain 0:有113
14、个扫描单元,包括ARM核的所有的I/O、地址数据总线和输入输出控制信号。这条链上的信号复杂,不易控制,但是包含的信息丰富,可以通过这条链得到ARM7TDMI内核的所有信息。 从查询数据输入到输出,扫描链的顺序为: (1)数据总线位0-位31; (2)内核控制信号; (3)地址总线位31-位0; (4)嵌入式ICE-RT控制信号。 嵌入式ICE-RT控制信号(特别是DBGRQI)首先被扫描输出。,2008年3月14日,南京大学计算机系,36,扫描链0单元,2008年3月14日,南京大学计算机系,37,扫描链0单元(续1),2008年3月14日,南京大学计算机系,38,扫描链0单元(续2),200
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 嵌入式 系统 基础教程 05 JTAG 技术
链接地址:https://www.31doc.com/p-2603671.html