《第六章时序逻辑电路.ppt》由会员分享,可在线阅读,更多相关《第六章时序逻辑电路.ppt(180页珍藏版)》请在三一文库上搜索。
1、第六章 时序逻辑电路,6.1 概述,6.2 寄储器,6.3 计数器的分析,6.4 计数器的设计,6.5 计数器的应用举例,6.6 顺序脉冲发生电路,6.1 概述,寄存器和移位寄存器,计数器,顺序脉冲发生器,分析,设计,教学要求 :,1. 会使用移位寄存器组件 ;,3. 会分析顺序脉冲发生器的原理。,2. 会分析和设计计数器电路 ;,6. 2 寄存器,6. 2. 1 数码寄存器,寄存器是计算机的主要部件之一,它用来暂时存放数据或指令。,四位数码寄存器,接收脉冲,取数脉冲,八D寄存器 :三态输出,共输出控制,共时钟,6. 2. 2 移位寄存器,所谓“移位”,,就是将寄存器所存各位 数据,,在每个移
2、位脉冲的作用下,,向左或向右移动一位。,根据移位方向,常把它分成,左移寄存器、,右移寄存器,和 双向移位寄存器三种:,根据移位数据的输入输出方式,又可将它分为下述四种电路结构:,串行输入串行输出,串行输入并行输出,并行输入串行输出,并行输入并行输出,串入串出,串入并出,一个输入端,一个输出端,一个输入端,多个输出端,并入串出,FF,FF,FF,FF,并入并出,多个输入端,一个输出端,多个输入端,多个输出端,1. 四位串入 - 串出的左移寄存器,D0 0,D1 Q0,D2 Q1,D3 Q2,左移输入,数据预置 : 设A3A2A1A0 1011 ,,在存数脉冲作用下,也有 Q3Q2Q1Q0 101
3、1 。,1 0 1 1,下面将重点讨论 兰颜色的 那部分电路的工作原理。,1 0 1 1,0 1 1 0,1 1 0 0,1 0 0 0,0 0 0 0,0 0 0 0,0 1 1 0,1 1 0 0,1 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,用波形图表示如下:,2. 四位串入 - 串出的右移寄存器:,D1 Q2,D2 Q3,D3 0,D0 Q1,右移输入,串行输入,在同一电路中,如何实现既能左移,又能右移 ?,当然不能临时改接线 !,3. 双向移位寄存器的构成 :,S0 时,左移 ;,S1 时,右移 。,设置控制端 S,那么,,就需使:,需要把这个设想检查验证一下。,S
4、1 时,,确实能够实现右移 !,S0 时,,也能够实现左移 ,方案可行 !,具体实施 :,右移串行输入,左移串行输入,并行输入,集成组件 电路74LS194就是这样的多功能移位寄存器。,0,1,1,1,1,0 0,0 1,1 0,1 1,直接清零,保 持,右移(从QA向右移动),左移(从QD向左移动),并入 - 并出,X,X,X,6. 2. 3 集成寄存器74LS194的应用举例,1.实现方法:,(1). 因为有7位并行输入,故需使用两片74LS194;,(2). 用最高位QD2作为它的串行输出端。,例:数据传送方式变换电路,( QD2 ),2.具体电路:,0,启动脉冲的效果必然是并行输入并行
5、输出 !,1,1,1,启动脉冲作用后,,1,0,74LS194必然转入右移状态 !,1,1,3.工作效果:,提醒:在电路中,“右移输入”端接 5V,QD2,为什么?,4. 思考题 :(1) .,就是因为 A1 = 0,该电路能够自动循环吗 ? 为什么?,(2) .,(2) .,1 1 1 1 1 1,= 111111,= 1,能够自动循环 !,6.3 计数器的分析,计数器的分析,计数器的设计,电路由触发器构成,电路由集成组件构成,用触发器实现,用集成组件实现,计数器,计数器是时序逻 辑电路的重要组成部分 ,理所当然地成为教学重点 。,6. 3 计数器的分析,6. 3. 1 计数器的功能和分类,
6、6. 3. 2 异步计数器的分析,6. 3. 3 同步计数器的分析,6. 3. 4 任意进制计数器的分析,6. 3. 5 集成计数器的分析举例,6. 3 计数器的分析,6. 3. 1 计数器的功能和分类,1. 计数器的功能,2. 计数器的分类,异步计数器和同步计数器,加法计数器、减法计数器和可逆计数器,有时也用计数器的计数容量(或称模数)来区分各种不同的计数器,如二进制计数器、十进制计数器、二十进制计数器等等。,记忆输入脉冲的个数;用于定时、分频、产生节拍脉冲及进行数字运算等等。,什么叫“异步计数器” ?,从形式上看,,每个触发器接收到时钟CP的时间有早有晚 ;,因而,每个触发器状态的变化次序
7、也有先有后。,上图所示电路只是异步计数器若干组成的一种,只是比较典型而已。,什么叫“同步计数器” ?,在同步计数器中,,时钟CP必须同时传送到每个触发器 !,这,既是它的条件,也是它的特点。,在同步计数器中,,每个触发器的状态变化几乎都是同时发生的。,CP0 = CP,6. 3. 2 异步计数器的分析,CP0,CP1,CP2,1 0,0 1,1 0,0 1,1 0,0 1,1 0,0 1,1 0,1,0,0,优点:电路简单、可靠,缺点:速度慢,0 0 0 1 1,0 1,1 0,1 0,0 1,0 1,1 0,1 0,0 1,0 1,思考题:,1. 试画出用 D-FF 实现的三位二进制异步减法
8、计数器的电路图,并分析其工作过程。,思考题:,2. 你能画出用JK-FF 实现的三位二进制异步减法计数器的电路图吗 ?,6. 3. 3 同步计数器的分析,例2. 三位二进制同步加法计数器,三位二进制同步加法计数器,在同步计数器中,学习的难点在于必须正确理解“控制端J、K的取值组合由时钟CP下降沿到来前的Q端原有状态所决定”。,分析步骤:,1. 先列写控制端的逻辑表达式,J2 = K2 = Q1 Q0,J1 = K1 = Q0,J0 = K0 = 1,Q0: 来一个CP,它就翻转一次;,Q1:当Q01时,它可翻转一次;,Q2:只有当Q1Q011时,它才能翻转一次。,2. 再列写状态转换表,分析其
9、状态转换过程。,0 0 0,0 0,0 0,1 1,0 0 1,0 0 1,0 0,1 1,0 1 0,0 1 0,0 0,0 0,0 1 1,0 1 1,1 1,1 1,1 0 0,1 0 0,0 0,0 0,1 0 1,1 0 1,0 0,1 1,1 1 0,1 1 0,0 0,0 0,1 1 1,1 1 1,1 1,1 1,0 0 0,0 0 0,3. 用波形图显示状态转换表,思考题:,1. 模仿上图电路,试画出四位二进,制同步加法计数器的逻辑图。,2. 来一个脑筋急转弯,你能设计出,三位二进制同步减法计数器吗 ?,三位二进制同步加法计数器,6. 3. 4 任意进制计数器的分析,1. 写
10、出控制端的逻辑表达式,可见 ,Q2 与 Q0 的翻转时刻相同。,CP1,Q1 则在Q0下跳变时翻转。,J1 = K1 1,J2 = Q1 Q0 , K2 1,0 0 0,0,1,2. 再列写状态转换表,分析其状态转换过程,0 1,0 0 1,0,1,0 0,0,1,0 1 0,0,1,0 1,1,0 1 1,1,1,1 0,0,1 0 0,0,0,0 0,0,要密切关注 Q0端何时产生下降沿 !,3. 还可以用波形图显示其状态转换表 ( 此处略去不画 ) 。,前图所示电路的计数周期为5个CP,故它是一个异步五进制加法计数器。,4. 检验其能否自动启动 ?,什么叫 “自动启动” ?,三个触发器本
11、应有八个稳定状态 ,可上图电路只选用了五个,是为五进制。如果出现了其余的三个状态当中的任一个状态,若能够自动返回到计数链 ( 即已选用的那五个状态 ) 的,人们就称其为能自动启动。,如何检验它能否 “自动启动” ?,上图所示计数器的Q2Q1Q0 状态变化仅含 :,000、001、010、011、100 ,,尚有 101、110 和 111 不在其中,,只要把 Q2Q1Q0的这三个状态值代入前述控制端的逻辑表达式加以运算,,便可知其结论了。,1 0 1 0 1 1 1 0 1 0 1 0,1 1 1 1 1 1 1 0 1 0 0 0,1 1 0 0 1 1 1 0 1 0 1 0,结论: 经检
12、验,可以自动启动。,有三个不会出现的状态:,101,110,111,Q2 Q1 Q0,“用触发器构成计数器电路的分析”,再列写计数器的状态转换表,获得计数器的模(即进制数),最后需检验计数器的可靠性,5. 3. 5 集成计数器的分析举例,可以提供若干种不同功能的计数器类型和型号:,下降沿触发异步计数器( 串行时钟 ),* 十进制,* 四位二进制,* 十二进制,上升沿触发同步计数器,* 十进制,* 十进制 加 / 减,* 四位二进制,* 四位二进制 加 / 减,等等,不再一一列举,二 - 五 - 十进制计数器 74LS90 的介绍,74LS90 内部含有两个独立的计数电路:,例: 集成计数器74
13、LS90的分析,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,一个是模 2 计数器 ( CPA为其时钟,QA为其输出端 ),,另一个是模 5 计数器 ( CPB为其时钟,QDQCQB为其输出端 )。,74LS 90原理电路图,74LS 90管脚分布图,外部时钟 CP是先送到CPA 还是先送到 CPB ,在QDQCQBQA 这四个输出端会形成不同的码制关系 !,分析:计数时钟先进入CPA时的计数编码。,0 0 0,0 0 0,0 0 1,0 0 1,0 1 0,0 1 0,0 1 1,0 1 1,1 0 0,1 0 0,0 0 0,上述连接方式形成QDQCQBQA的 8421 BC
14、D 码,再分析:计数时钟先进入 CPB 时的计数编码。,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,0 0 0,0,1,0,前述连接方式形成,QAQDQCQB,的 5421 BCD 码,X X 1 1 1 0 0 1,计数状态,74LS 90功能表,归纳:,1. 74LS 90在“计数状态”或“清零状态”时,均要求 R 9(1) 和 R 9(2) 中至少有一个必须为“0”。,2. 只有在 R 0(1) 和 R 0(2) 同时为 “1”时,它才进入“清零状态”;否则 它必定处于“计数状态”。,清零功能不受时钟的控制 !,
15、异步清零,我们只是为正确使用集成计数器74LS90 做好前期准备,,至于它的具体应用举例,留在本章第四节“计数器的设计”中去解决。,6. 4 计数器的设计,计数器的设计方法很多,大抵可分为两类:一是根据要求用触发器 ( Flop-Flip ) 构成,再就是利用具有特定功能的中规模集成组件适当连接而成。,下面将分别介绍两类设计方法。,电动机运行时要求三个绕组以 A,6. 4. 1 利用触发器设计某计数电路,举例说明其设计步骤:,例1:数字控制装置中常用的步进电动机有 A、B、C 三个绕组。,再回到 A 的顺序循环通电,,AB,B,BC,C,CA,试实现之。,设计步骤如下:,(1). 根据任务要求
16、,确定计数器的模数和所需的触发器个数。,这个任务需要六个稳定状态 ,,因此,确定计数器的模数为 6 ;,故而,所需触发器的个数应当为 3 。,(2). 确定触发器的类型。,最常用的触发器有 D 触发器和 JK触发器,在本任务中选用 JK触发器。,(3). 列写状态转换表或转换图,用三个触发器的输出端 QA、QB、QC 分别控制电动机的三个绕组 A、B、C,并以“1”表示通电,“0”表示不通电。,以QCQBQA 为序排列:,A,BA,B,CB,C,CA,(4). 根据所选触发器的驱动表,确定各个触发器在状态转换时对控制端的电平要求。,首先,需要根据 JK 触发器的功能表,找到其驱动表 。,牢记在
17、心 !,步进电动机绕组通电激励表,然后,再根据它的驱动表,确定各个触发器在状态转换时对控制端的电平要求。,(5). 写出各个控制端的逻辑表达式,(6). 画出计数器的逻辑电路图。,最后,要对未利用的状态(约束项)进行校验,以确定设计的电路能否自起动。,QCQBQA有两个不会出现的状态:,0 0 0 1 1 1,校验,电路不能自起动,当电路不能自起动时,要采取措施加以解决。最简单的解决办法是:在电路开始工作时通过预置数将它置为有效循环中的某一状态。例本例中置为: QCQBQA=001。,另一种解决办法是通过修改设计过程,改变反馈逻辑结构,使电路能自起动(此处略)。,例2:某生产工艺流程分九个阶段
18、,如下图所示。假设各阶段的进入都受时钟脉冲的控制,试设计工艺流程的控制电路 ( 图中画红线处表示各项工艺工作的阶段 ) 。,根据工艺流程的要求,拟采用四个触发器,且用它们构成九进制计数器。,采用 D功能触发器( 用边沿触发方式 ),1 0 0 0,1 1 0 0,0 1 1 0,1 1 1 0,1 0 1 0,1 0 0 1,1 1 1 1,1 1 0 1,0 1 0 0,DA DB DC DD,1 1 0 0,0 1 1 0,1 1 1 0,1 0 1 0,1 1 1 1,1 1 0 1,0 1 0 0,1 0 0 1,1 0 0 0,0000、0001、0010、0011、0101、011
19、1、1011。,QAQBQCQD有七个不会出现的状态:,D触发器 功能:,Q n+1 = D,当约束项 处理,DA:,用同样的方法,可以获得 DB、DC、DD的逻辑表达式,,具体过程在此不再列写。,得到控制端的逻辑表达式:,结论:该电路可以自动启动。,QA QB QC QD,“使用触发器完成设计任务的步骤”小结,(1). 根据任务要求,确定计数器的模数和所需的触发器个数。,(2). 确定触发器的类型。,(3). 列写状态转换表或转换图。,(4). 根据所选触发器的驱动表,确定各个触发器在状态转换时对控制端的电平要求。,首先,需要根据所选触发器的功能表,找到其驱动表 。然后,再根据它的驱动表,确
20、定各个触发器在状态转换时对控制端的电平要求。,(6). 检验该电路能否自启动,画逻辑图。,(5). 写出各个控制端的逻辑表达式。,6. 4. 2 利用集成组件设计计数电路,说明一下讲解这个问题时的思路 :,先介绍所援用的集成计数器的原理和功能,再列举该集成计数器的应用例题及强调注意事项,由于时间关系,不能全面逐一讲解。,只讲解 :,74LS90,十进制,,异步计数,,直接 (异步) 清除 ( 零) ;,74LS163,四位二进制,,同步计数,,同步清除 ( 零 ) 。,1. 利用 74LS90 设计计数器电路,有关74LS90的功能表和管脚分布图在上一节已经作了详细的介绍。,为便于后面的学习,
21、 仍然将有关内容快速复习一下:,例1. 构成8421BCD码六进制计数器。,0 0 0 0,CP,0 1 1 0,74LS90的应用举例,六个稳态,暂态,讨论: 下述接法行不行 ? 错在何处 ?,警示:切切不可将输出端相互短路 !,输出电路,为什么不能将输出端相互短路 ?,两只晶体管轮流导通:,T4 导通而T5 截止时, F = 1;,T5 导通而T4 截止时, F = 0。,输出电路,T4 导通,T5 截止,T4 截止,T5 导通,= 1,= 0,犹如交通灯,绿色表示导通;红色表示截止。,100,若将输出端短路,极易烧坏集成组件,使不得 !,若欲将R 0(1)和R 0(2)连接在一起,那就只
22、有这样做才是正确的。,例2. 用两片74LS 90构成 36 进制8421BCD码计数器,,分析:(1). 如何解决片间进位问题 ?,从右面的状态转换表 中可以看到:个位片的 QD可以给十位片提供计数脉冲信号。,一片安排作个位,另一片作十位 。,用两片74LS 90构成 36 进制8421BCD码计数器,CP,如何实现 36 进制 ?,分析:(2). 如何满足“ 36 进制 ”的要求?,3 6,0 0,( 0011 0110 ),问题的关键在于当计数器处于 36 ( 0011 0110 )时,必须将个位片和十位片同时清零。非如此则错误 !,此时清零,个位片的 R0(1)必须和十位片的R 0(1
23、) 连接在一起;,这就意味着:,个位片的 R0(2) 也要和十位片的R 0(2) 连接在一起;,只有这么连接,才可能使两片74LS90同时清零。,0 0 1 1,0 1 1 0,R0(1) = QB2 QA2,R0(2) = QC1 QB1,R0(1) = QB2 QA2,R0(2) = QC1 QB1,想想看,电路如果这样连接,将会出现什么计数结果 ?,对个位片而言,,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,QD自始至终不变化,无法给十位片提供 CP !,自动回零,对十位片而言,由于没有时钟输入,,它只能保持接上电源瞬间
24、的随机状态。,例3. 用74LS 90构成 5421 BCD码的六进制计数器。,务请注意 Q 下标的排序 !,承接前页的分析结果:,在QAQDQCQB 1001 时清零。,5421BCD码连接方法的逻辑电路:,8421BCD 码制下:,在QDQCQBQA 0110 时清零,同为六进制计数器,两种码制不同接法的比较:,5421BCD 码制下:,在QAQDQCQB 1001 时清零,2. 利用 74LS163 设计计数器电路,74LS163 的简介,前面所讲述的74LS 90其清零方式通常称为“ 异步清零 ”,即只要 R 0(1) = R 0(2) = 1,不管有无时钟信号,输出端立即为 0 ;而
25、且它的计数方式也是异步的,即CP不是同时送到每个触发器。,74LS 163 管脚分布图,74LS163功能表,T,P,RC,A,B,C,D,QB,QC,QD,QA,LOAD,CLR,74LS163,“同步清零”的含义,“同步置数”的含义,计数阶段 控制端 P、T 同时为 1 !,否则,Q端保持,进位信号 RC的形成条件,例1. 用一片74LS163构成六进制计数器。,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,六个稳态,即六进制。,准备清零:,74LS163 的应用,等再来一个CP,直接回零,而无暂态 !,这,,就是 “ 同步清零 ” 。,如前所述,,在 Q
26、DQCQBQA = 0101 时 ,,在QDQCQBQA 0110 时立即清零 。,例1. 用一片74LS 90构成六进制计数器:,例2. 用一片74LS 163构成六进制计数器:,在QDQCQBQA 0101 时准备清零 。,例3. 用74LS163构成二十四进制计数器。,(1). 需要两片74LS163;,(2). 为了提高运算速度,使用同步计数方式。,16,4,2,1,+ + + = 23,因为,,所以,,具体的逻辑电路连线图,在此略去未画 。,下面,分析其工作原理。,低位片QDQCQBQA ,从 0000 起 ,一直到 1110 ,,0,故高位片不工作,,由于其进位信号 RC 0 ,,
27、尽管时钟 CP 也传送给高位片,,但是 ,,高位片的状态却不变化 。,这个阶段 ,只有低位片处在计数状态 。,这种状况一直延续到 QDQCQBQA 1111 止 。,T,P,RC,A,B,C,D,QB,QC,QD,QA,LOAD,CLR,74LS163,T,P,RC,A,B,C,D,QB,QC,QD,QA,LOAD,CLR,74LS163,+5V,+5V, , , ,CP,CLR,T,RC,CP,CLR,(H),(L),0,进位 RC 1 ,,1,使得高位片的计数使能控制端 T 1 ,,在下一个 CP 脉冲来到时,,低位片和高位片都处于计数“允许”状态,,于是 ,有,QDQCQBQA = 00
28、00 。,当 QDQCQBQA 1111 时,,1 0 0 0,0 0 0 0,T,P,RC,A,B,C,D,QB,QC,QD,QA,LOAD,CLR,74LS163,T,P,RC,A,B,C,D,QB,QC,QD,QA,LOAD,CLR,74LS163,+5V,+5V, , , ,CP,CLR,T,RC,CP,CLR,(H),(L),QDQCQBQA = 0000 后,,低位片的进位信号 RC 又返回到零,,0,尽管高位片和低位片都接收到时钟CP,,却只有低位片满足计数条件而不断进行加法运算,,高位片则处于“禁止”状态,保留原计数结果。,T,P,RC,A,B,C,D,QB,QC,QD,QA,
29、LOAD,CLR,74LS163,T,P,RC,A,B,C,D,QB,QC,QD,QA,LOAD,CLR,74LS163,+5V,+5V, , , ,CP,CLR,T,RC,CP,CLR,(H),(L),在下图所示电路中,,表现出这样一个规律 :,每当低位片的 QDQCQBQA 从 0000 到 1111,经过 16 个CP 脉冲完成一个循环以后,,才允许高位片做一次加法运算。,这种接线方式 ,,保证了集成组件之间也是同步计数状态。,具体逻辑电路如下图所示 :,思考题:,试设计一个电路,同时满足下述要求 :,1. 十二进制;,2. 状态循环为:,方案一、,用D触发器或JK触发器实现。,分析它的
30、状态变化规律可以发现 :,绝大多数状态之间只相差 1 ;,这 12 个状态属于 0000 1111 当中的一部分。,因此 ,可选用集成计数器74LS163 !,方案二、,用 74LS163去完成 :,当 QDQCQBQA = 1101时,,待到下一个 CP 来到后,自动回到 0010 状态。,强调,逻辑图:,1 0 1 1,6. 5 计数器的应用举例,在这一节中,一共举了三个例子 :,例 1. 数字频率计,例 2. 数字表电路,但是,此处却从设计的角度来讲解这个问题,以期提高同学们对电路原理的理解。,讲解这两个例子,目的是为使大家能够顺利完成实验做准备。,在实验指示书上,已经有完整的逻辑电路图
31、。,例 3. 动态扫描键盘编码器,这个例子的内容出自所使用的教材。,6. 5 计数器的应用举例,例 1. 数字频率计原理电路的设计。,什么叫 “ 数字频率计 ” ?,所谓“数字频率计”,就是用十进制数码把被测信号的变化频率显示出来。,而频率的含义,乃指被测信号在一秒钟内变化的次数。因此,计数器工作的时间也只能是一秒钟,这是显而易见的。,计数的结果供阅读或记录。,a. 核心是计数和显示,计数器,译码和显示电路,b. 频率计各个功能的协调与指挥,清零,计数,显示,另需一个五进制计数器,其时钟周期选为一秒钟,以协调各个功能。,假设 :,具体功能如下:,分“自动清零”和“手动清零”,“自动清零”:,只
32、是在刚刚启动时人为地按动“清零”键,其后的清零功能可自动实现,无需人为再次干预。,0 0 0,0 0 1,0 1 1,1 1 1,1 1 0,1 0 0,启动清零,计数状态,显示计数结果,自动清零,“手动清零”:,人为地按动“清零”键后,频率计方才开始计数和显示,并且连续显示下去,一直到再次手动清零 。,0 0 0,0 0 1,0 1 1,1 1 1,手动清零,计数状态,此处开始一直显示计数结果,等待下一次的“手动清零”。,拟采用 D 触发器构成 五 进制计数器 。,经设计,控制端D 的表达式为:,为使逻辑电路尽可能简单,把两种工作方式下的前四个状态设计成相同值 ,,这样 ,,设计出来的逻辑表
33、达式就会简单得多 :,经过分析和设计,结果为 :,从表达式中可以看出,两者的差别较小。,2. 需要译码、显示计数的结果,故该计数器需选用74LS90,为便于译码、显示,采用 8421 BCD码 。,3. 计数器的工作时间只能是一秒钟,因此需要配置门控电路,其任务是使被测信号进入计数器的时钟端的时间仅为一秒钟。,4. 计数器只有在进入“自动清零”阶段时,才可使R0(1) 、R0(2) 控制端同时为1 。,0,讨论 :,为什么 Q2 端可以不起控制作用 ?,回答 :,因为在计数器中不存在 101 状态 。,0,例 2. 数字表电路,功能说明:,2. 只显示 1、2、3、 9、10、11、12 。,
34、1. 只计 12 个小时;,应该使用 12进制的加法计数器。,思考:,(1). 计数器应该用几位呢 ?,(2). 计数器的状态如何变化 ?,意味着:,(1). 个位显示 0、 9 ;,(2). 如何解决十位的显示要求呢 ?,只要用一位输出,不经过译码器而直接送到数码管的笔划 b、c 。,a,b,c,d,e,f,g,用五位 。,与“只显示 1、2、3、 9、10、11、12”的要求有关。,怎么解决这个特殊要求呢 ?,选用一片74LS90和一片JK触发器。,选用一片74LS90和一片JK触发器。,怎么搭配 ?,显然不对!,1 0 0 1 1,清零,0 0 0 1 0,0 0 1 0 0,0 0 1
35、 1 0,0 1 0 0 0,1 0 0 0 0,1 0 0 1 0,正确!,QD = CPA,0 0 0 1 0,0 0 1 0 0,0 0 1 1 0,0 1 0 0 0,1 0 0 0 0,1 0 0 1 0,这才正确,QD = CPA,0 0 0 0,1,1,备 忘 录,QAQBQ = 1 1 0,如何实现 “清零”?,R 0(2) = 1,对 74LS90 而言:,而对JK触发器来说 :,数字表整体框图,R 0(2) = 1,例3. 动态扫描键盘编码器,将键盘上的按键转换成二进制编码存入输出寄存器。,“ 动态扫描 ”的含义则是用一个时钟信号源依次巡回检查各按键的状态,一旦发现某个按键
36、被按下时,便立即产生相应的输出。,译码器,计数器,数据选择器,寄存器,按键的分布及其十进制编码,按键是否按下,将影响行线的逻辑状态。,低三位控制各列线的电平。,高两位选择行线。,T = 1 时,正常计数;,T = 0 时,停止计数。,选用两片74LS163,来自计数器低三位,74LS138,被选中的列线呈现低电平,余者为高电平。,选用74LS151 (8 - 1数据选择器), 而不用74LS153 (4 - 1 数据选择器),原因在于前者具有互补输出,而后者只有一种输出方式。,来自计数器高两位,74LS151,上升沿翻转,计数器输出端,首先,计数器对计数脉冲计数,其输出端Q0 - Q4经译码器
37、和数据选择器向键盘提供行、列扫描地址 。,首先,计数器对计数脉冲计数,其输出端Q0 - Q4经译码器和数据选择器向键盘提供行、列扫描地址 。,如果键盘上所有的按键均未按下,那么,四条行线(即选择器的四路输入)D0 - D3都悬空,在逻辑值上相当于“1”状态。此时不管计数器的状态如何,选择器输出保持为 Y = 1、,此时计数器的控制端 T = Y = 1,保证它可以继续不停地计数(即可对键盘不断地扫描);对寄存器来说,由于其时钟CP端保持为 0,CP没有获得上升沿,故寄存器中的内容也不会更新。,一旦第 i 行、第 j 列的按键 A i j 被按下,它将使键盘上的第 i 行和第 j 列接通。,0,保持,6. 6 顺序脉冲发生电路,又叫“节拍脉冲发生器”,计数器,译码器,Q0,Q1,Q2,Q3,P4 = Q0 Q3,D3 = Q2,D2 = Q1,D1 = Q0,0 0 0 0,1 0 0 0,1 0 0 0,1 1 0 0,1 1 0 0,1 1 1 0,1 1 1 0,1 1 1 1,1 1 1 1,0 1 1 1,0 1 1 1,0 0 1 1,0 0 1 1,0 0 0 1,0 0 0 1,0 0 0 0,0 0 0 0,CP,Q0,Q1,Q2,Q3,P0,P1,P2,P3,P4,P5,P6,P7,课后思考题,
链接地址:https://www.31doc.com/p-2627050.html