实训.ppt
《实训.ppt》由会员分享,可在线阅读,更多相关《实训.ppt(84页珍藏版)》请在三一文库上搜索。
1、2007.7.2,计算机组成原理,1,第10章 实训, 实训一 运算器 实训二 存储器 实训三 微控制器实验 实训四 基本模型机设计与实现,2007.7.2,计算机组成原理,2,一、实训目的,1了解运算器的组成结构。 2掌握运算器的工作原理。 3掌握简单运算器的数据传输方式。 4验证运算功能发生器(74LS181)及进位控制的组 合功能。,2007.7.2,计算机组成原理,3,二、实训要求,完成不带进位及带进位算术运算和逻辑运算 训练,了解算术逻辑运算单元的运用。,三、实训原理,1运算器的设计原理 (1)使用基本的门电路构成1位全加器。 (2)利用进位传递逻辑将其构成N位并行加法器。 (3)利
2、用多路选择逻辑实现多种输入输出组合选 择,使加法器扩展为多功能的算术逻辑运算。,2007.7.2,计算机组成原理,4,(4)利用多路选择逻辑实现移位功能。 (5)使用加法器与移位器组合构成乘法器和除法 器。 (6)使用两个(定点)运算器部件的组合则可构成 一个浮点运算器。 274LS181运算器 74LS181是一个四位ALU单元,它是由4个一位 全加器以及进位电路构成。下面给出了正逻辑74LS 181的逻辑图如图10-1所示,其功能表见表10-1。,2007.7.2,计算机组成原理,5,图10-1 正逻辑74LS181的逻辑图,2007.7.2,计算机组成原理,6,表10-1 74LS181
3、逻辑功能表(注意:“”为算术加,“|”为逻辑或,“”为算术减。),2007.7.2,计算机组成原理,7,四、实训电路,1. 基本运算部件 图10-2所示的是由两片74LS181芯片构成的8位 字长的运算器。右方为低4位运算芯片,左方为高4 位运算芯片。低位芯片的进位输出端Cn+4与高位芯 片的进位输入端Cn相连,高位芯片的输出端Cn+4 可连至进位锁存电路,以保存此进位。 两个芯片的控制端S0S3和M各自相连,其控制 电平如表10-1。,2007.7.2,计算机组成原理,8,为进行双操作数运算,运算器的两个数据输入 端分别由两个数据暂存器DR1、DR2(74LS273实 现)来锁存数据。要将内
4、总线上的数据锁存到DR1 或DR2中,则锁存器74LS273的控制端LDDR1或 LDDR2须为高电平。当T4脉冲来到的时候,总线上 的数据就被锁存进DR1或DR2中了。 为了控制运算器向内总线上输出运算结果,在 其输出端连接了一个三态门(74LS245实现)。若 要将运算结果输出到总线上,则要将三态门 74LS245的控制端ALU-B置低电平。,2007.7.2,计算机组成原理,9,2进位控制运算部件 在图10-2的基础上增加进位控制部分,可设计出 进位控制运算部件实训原理图如图10-3所示。其中 181的进位进入一个74LS74锁存器,其写入是由T4 和AR信号控制,T4是脉冲信号,实验时
5、将T4连至 “STATE UNIT”的微动开关KK2上。AR是电平控制 信号(低电平有效),可用于实现带进位控制实 验,而T4脉冲是将本次运算的进位结果锁存到进位 锁存器中。,2007.7.2,计算机组成原理,10,(下面两个图中S0、S1、S2、S3只和两片181连接,不连245),图10-2 运算器实训原理图,2007.7.2,计算机组成原理,11,图10-3 进位控制实训原理图,2007.7.2,计算机组成原理,12,五、实训步骤,1算术逻辑运算 (1)实训说明 实训电路如图10-2所示。其中运算器由两片 74LS181构成8位字长的ALU。运算器的输出经过 一个三态门(74LS245)
6、到AUJ3插座,再通过连 接排线连接到内总线上。运算器的两个数据输入端 分别由两个锁存器(74LS373)锁存,锁存器的输 入端已经连接到内总线上了。,2007.7.2,计算机组成原理,13,数据输入单元用以给出参与运算的数据。其中 输入开关经过一个三态门(74LS245)和内总线相 连,该三态门的控制信号位SW-B,取低电平时, 开关上的数据则通过三态门而送入内总线中。 总线显示灯(在BUS UNIT单元中)已与内总 线相连,用来显示内总线上的数据。 控制信号中除T4为脉冲信号,其它信号均为电 平信号。,2007.7.2,计算机组成原理,14,由于实训电路中的时序信号均已连至“JT UNIT
7、”单元中的相应时序信号引出端,因此,需要 将“JT UNIT”单元中的T4接至“STATE UNIT”单元 中的微动开关KK2的输出端。在进行实验时,按动 微动开关,即可获得实验所需的单脉冲,如图10-4 所示。 S3、S2、S1、S0、Cn、M、LDDR1、 LDDR2、ALU-B,SW-B各电平控制信号则使用 “SWTICH UNIT”单元中的二进制数据开关来模拟, 其中Cn、ALU-B、SW-B为低电平有效,LDDR1、 LDDR2为高电平有效。上述实训信号连接情况如图 10-4所示。,2007.7.2,计算机组成原理,15,图10-4 运算器实训接线图,2007.7.2,计算机组成原理
8、,16,(2)操作步骤 按图10-4连接实训电路并检查无误后打开电 源开关。图中将用户需要连接的信号线用小圆圈标 明。 用输入开关向暂存器DR1置数,操作流程如 图10-5所示。 a. 拨动输入开关形成二进制数01100101(或 其它数值)。(数据显示灯亮为0,灭为1)。 b. 使SWITCH UNIT单元中的开关SW-B=0 (打开数据输入三态门)、ALU-B=1(关闭ALU输 出三态门)、LDDR1=1(为打开DR1输入准备)、 LDDR2=0(关闭DR2输入)。,2007.7.2,计算机组成原理,17,c. 按动微动开关KK2(产生T4脉冲信号),与 LDDR1信号一起,将二进制数01
9、100101置入DR1 中。 输入开关向暂存器DR2置数,操作流程如图 10-5所示。 a. 拨动输入开关形成二进制数10100111(或 其它数值)。(数据显示灯亮为0,灭为1)。 b. 使SWITCH UNIT单元中的开关SW-B=0 (打开数据输入三态门)、ALU-B=1(关闭ALU输 出三态门)、LDDR1=0(关闭DR1输入)、 LDDR2=1(为打开DR2输入准备)。,2007.7.2,计算机组成原理,18,c. 按动微动开关KK2(产生T4脉冲信号),与 LDDR2信号一起,将二进制数01100101置入DR2 中。 检查DR1和DR2中存在的数是否正确。 a. 使SWITCH
10、UNIT单元中的开关SW-B=1 (关闭数据输入三态门)、ALU-B=0(关闭ALU输 出三态门)、LDDR1=0(关闭DR1输入)、 LDDR2=0(关闭DR2输入)。 b. 置S3、S2、S1、S0、M为11111,总线显 示灯则显示DR1中的数。 c. 置S3、S2、S1、S0、M为10101,总线显 示灯则显示DR2中的数。,2007.7.2,计算机组成原理,19,改变运算器的功能设置,观察运算器的输出。 a. 保持SW-B、ALU-B=0保持不变。 b. 按表1.1置S3、S2、S1、S0、M、Cn的数 值,并观察总线显示灯显示的结果。 例如: 置S3、S2、S1、S0、M、Cn为1
11、00101,运算器作 加法运算 置S3、S2、S1、S0、M、Cn为011000,运算器作 减法运算。,2007.7.2,计算机组成原理,20,图10-5 向DR1和DR2寄存器置数操作流程,2007.7.2,计算机组成原理,21,2. 进位控制运算 (1)实训说明 进位控制运算器的实训原理如图10-3所示, 在算术逻辑运算实训的基础上增加进位控制部分, 使ALU的进位进入到进位锁存器中。其写入是由T4 和AR信号控制。T4为脉冲信号;AR是电平控制信 号,低电平有效。当T4脉冲来到时,则将本次运算 的进位结果锁存到进位锁存器中。,2007.7.2,计算机组成原理,22,图106 进位控制实训
12、接线 (上图方格内竖线不需要),2007.7.2,计算机组成原理,23,(2)操作步骤 按图10-6连接实验电路并检查无误。 打开电源开关。 用输入开关向暂存器DR1和DR2置数。操作 流程如图10-5所示。 关闭数据输入三态门(SW-B=1),打开 ALU输出三态门(ALU-B=0),并使LDDR1=0、 LDDR2=0,关闭寄存器。 对进位标志清零。 置S3、S2、S1、S0、M的状态为0 0 0 0 0, 置AR的状态为0。(清零时DR1中的数不应等于 FF)。按动微动开关KK2。 注:进位标志指示灯CY亮时表示进位标志为“0”,无进 位;标志指示灯CY灭时表示进位为“1”,有进位。,2
13、007.7.2,计算机组成原理,24,验证带进位运算及进位锁存功能。 使Cn=1,AR=0,进行带进位算术运算。 例如,进行加法运算,使ALU-B=0,S3 S2 S1 S0 M状 态为10010,此时数据总线上显示的数据为DR1加DR2加当 前进位标志,这个结果是否有进位产生,则要按动微动开关 KK2,若进位标志灯亮,则无进位,反之则有进位。因为做 加法运算时数据总线一直显示的数据为DR1+DR2+CY,所 以当有进位输入到进位锁存器后,总线显示的数据为加上进 位位的结果。,思考: 在8位运算器的基础上,如何设计16位运算器?,2007.7.2,计算机组成原理,25,六、练习,验证74LS1
14、81的算术运算和逻辑运算功能: 在给定DR1=65H、DR2=A7H的情况下,改变 运算器的功能设置,观察运算器的输出,填入下表 中,并和理论分析进行比较、验证。,2007.7.2,计算机组成原理,26,2007.7.2,计算机组成原理,27,实训二 存储器,1熟悉存储器和总线组成的硬件电路。 2掌握静态随机存储器RAM工作特性及数据的读 写方法。,一、实训目的,2007.7.2,计算机组成原理,28,按照实训步骤完成实训项目,利用存储器和 总线进行数据传输。,二、实训要求,三、实训原理,半导体存储芯片采用超大规模集成电路制造工 艺,其结构如图10-7所示。,2007.7.2,计算机组成原理,
15、29,图10-7 半导体存储芯片结构,存储芯片通过地址总线、数据总线和控制总线与外部连接。地址线是单向输入,数据线是双向输入输出,数据线和地址的位数共同反映存储芯片的容量。例如:地址线为10根,数据线为8根,则芯片容量为210840964KB。,2007.7.2,计算机组成原理,30,控制线主要有读/写控制线WE与片选线CE两 种。读/写控制线决定芯片进行读/写操作,片选线用 来选择存储芯片(通常主存由多个存储芯片构 成)。,四、实训电路,所用的半导体静态存储器电路原理如图10-8所示。实训中的静态存储器由一片6116(2K8)构成,其数据线接至数据总线,地址总线由地址锁存器(74LS273)
16、给出,地址灯AD0AD7与地址线相连,显示地址线内容。数据开关经一三态门(74LS245)连至数据总线,分时给出地址和数据。,2007.7.2,计算机组成原理,31,因为地址寄存器为8位,接入6116的地址A7 A0,而高三位A8A10接地,所以其实际容量为 256字节。6116有三个控制线:CE(片选线)、 OE(读线)、WE(写线)。当片选有效(CE=0) 时,OE=0时进行读操作,WE=0时进行写操作。本 实验中将OE常接地,在此种情况下,当CE=0、 WE=0时进行读操作,CE=0、WE=1时进行写操 作,其写时间与T3脉冲宽度一致。 操作时将T3脉冲接至实验板上时序电路模块的 TS3
17、相应插孔中,其脉冲宽度可调,其它电平控制信 号由“SWITCH UNIT”单元的二进制开关模拟,其中 SW-B为低电平有效,LDAR为高电平有效。,2007.7.2,计算机组成原理,32,图10-8 存储器实训电路图,2007.7.2,计算机组成原理,33,1形成时钟脉冲信号T3,其连线方法和操作步骤如下: (1)接通电源,用示波器接入方波信号源的输出插孔H24, 调节电位器W1,使H24端输出实验所期望频率的方波。 (2)时序电路模块中的和H23排针相连。 (3)在时序电路模块中有两个二进制开关“STOP”和 “STEP”。将“STOP”开关置为“RUN”状态、“STEP”开关置 为“EXE
18、C”状态时,按动微动开关“START”,则T3输出为连 续的方波信号,此时调节电位器W1,用示波器观察,使T3输 出实验要求的脉冲信号。当“STOP”开关置为“RUN”状态、 “STEP”开关置为“STEP”状态时,每按动一次微动开关 “START”,则T3输出一个单脉冲,其脉冲宽度与连续方式相 同。,五、实训步骤,2007.7.2,计算机组成原理,34,2按图10-9连接实验线路,仔细检查线路无误后接通电源。由于存储器模块内部的连线已经连接好,因此只需要完成实验电路的形成、控制信号模拟开关、时钟脉冲信号T3与外部存储模块的外部连接。,2007.7.2,计算机组成原理,35,图10-9 实训接
19、线图,2007.7.2,计算机组成原理,36,3给存储器的00、01、02、03、04地址单元 中分别写入数据11、12、13、14、15,具体操作步 骤如图10-10所示(以向0号单元写入数据11为 例):,图10-10 写入数据流程图,2007.7.2,计算机组成原理,37,依次读出第00、01、02、03、04号单元中的 内容,观察上述各单元中的内容是否与前面写入的 一致。具体操作步骤如图10-11所示(以向0号单元 读出数据11为例):,图10-11 读出数据流程图,思考: 假如计算机系统需要64KB容量的内存,存储电路该如 何设计?,2007.7.2,计算机组成原理,38,给存储器的
20、111A地址单元中分别写入数 据,并依次读出10个单元中的数据,观察数据灯, 检测显示结果。,六、练习,2007.7.2,计算机组成原理,39,实训三 微控制器实验,1. 掌握时序产生器的组成原理。 2. 掌握微程序控制器的组成原理。 3. 掌握微程序的编制、写入,观察微程序的运 行。,一、实训目的,二、实训要求,按照实训步骤完成实训项目,熟悉微程序的 编码、写入、观察运行状态。,2007.7.2,计算机组成原理,40,微程序控制器的基本任务是完成当前指令的 翻译和执行,即将当前指令的功能转换成可以控制 的硬件逻辑部件工作的微命令序列,完成数据传送 和各种控制操作。它的执行方法就是将控制各部件
21、 动作的微命令的集合进行编码,即将微命令的集合 仿照机器指令一样,用数字代码的形式表示,这种 表示称为微指令。这样就可以用一个微指令序列表 示一条机器指令,这种指令序列称为微程序。微程 序存储在一种专用的存储器中,称为控制存储器。 微程序控制器原理框图如图10-12所示。,三、实训原理,2007.7.2,计算机组成原理,41,图1012 微控器原理图,2007.7.2,计算机组成原理,42,1时序逻辑原理 实训所用的时序控制电路框图如图10-13所示,可产生4个等 间隔的时序信号TS1TS4,其中为时钟信号,由方波信号源 (SIGNAL UNIT)单元提供,可产生频率及脉宽可调的方波信 号。读
22、者在练习中可根据实训需要自行选择方波信号的频率及脉 宽。图中STEP和START由设计的时序控制单元(STATE UNIT) 中的二进制开关STEP和START模拟产生。当STEP开关为0时,系 统处于连续(EXEC)执行状态,此时按下START键后,时序信号 TS1TS4将周而复始地发送出去。当STEP为1(STEP)时,此 时按下START键后,时序信号TS1TS4只产生一个周期,机器便 处于单步(STEP)运行状态,即此时只发送一个CPU周期的时序 信号就停机。利用单步方式,每次只读取一条微指令,可以观察微 指令的代码与当前微指令的执行结果。另外,当机器连续运行时, 如果STEP开关置“
23、1”,也会使机器停机,或使CLR开关拨至零也 可以使时序清零。,四、实训电路,2007.7.2,计算机组成原理,43,由于时序电路的内部线路已经连好,所以只 需要将时序电路和方波信号源连接,即将时序电路 的时钟输入端接至方波信号发生器输入端H23上, 按动启动键START后,就可以产生时序信号TS1 TS4。时序电路的CLR已接至实验板左下方的CLR 模拟开关上。,图10-13 时序控制电路框图,2007.7.2,计算机组成原理,44,2微程序控制实训电路 实训微程序控制器的组成如图10-14所示,其中 控制存储器可以采用3片2816的E2PROM构成;微 命令寄存器18位,用两片8D触发器(
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实训
链接地址:https://www.31doc.com/p-2649131.html