《DSP原理及应用》课件第2章定点DSP芯片TMS320F28122122.ppt
《《DSP原理及应用》课件第2章定点DSP芯片TMS320F28122122.ppt》由会员分享,可在线阅读,更多相关《《DSP原理及应用》课件第2章定点DSP芯片TMS320F28122122.ppt(219页珍藏版)》请在三一文库上搜索。
1、杨词慧 ,2012.9,DSP原理及应用,定点DSP芯片 TMS320F2812,第 2 章 定点DSP芯片TMS320F2812,2.1 TMS320F2812的性能指标 2.2 TMS320F2812的硬件结构 2.3 TMS320F2812指令系统,2.2 TMS320F2812的性能指标,2.1 TMS320F2812的性能指标,TMS320F2812芯片简介 内核CPU:C28x 两个事件管理模块 (EVA和EVB) :用于产生PWM的输出 一个正交编码脉冲(QEP)电路:用于捕获旋转电机的位置和速度信息,2.1 TMS320F2812的性能指标,TMS320F2812芯片简介(续)
2、 采用改进的哈佛结构 允许程序存储在Cache中 允许数据存储在程序存储器中,并被算术指令直接使用 双口RAM(SARAM),8级流水线,2.1 TMS320F2812的性能指标,F2812的主要特点 采用高性能的静态CMOS技术,时钟频率可达150MHz;核心电压:1.8V;I/O口电压和Flash编程电压:3.3V 32位CPU,可实现1616位和3232位乘法操作,哈佛总线结构,寻址程序空间可达4MB,寻址数据空间可达4GB, Datasheet,2.1 TMS320F2812的性能指标,F2812的主要特点(续) 闪存128K字,SARAM 18K字。 引导(BOOT) ROM 4K字
3、 可向下兼容TMS320F24X/LF240X代码 采用PLL来控制系统各模块所需频率 具有3个外部中断和外围中断扩展模块 128位的代码安全模块(CSM),2.1 TMS320F2812的性能指标,F2812的主要特点(续) 3个32位的CPU定时器和适合电机控制的事件管理模块EVA和EVB 很强的外围通信功能,包括同步串行口SPI,通用异步串行口SCI,增强的eCAN和多通道缓存串行口MCBSP 16个通道、12位精度的A/D转换器 56个多路通用输入/输出(GPIO)引脚,2.1 TMS320F2812的性能指标,F2810和F2812的硬件特征(1),2.1 TMS320F2812的性
4、能指标,F2810和F2812的硬件特征(2),2.2 TMS320F2812的硬件结构,2.2 TMS320F2812的硬件结构,F2812的地址和数据总线 F2812的引脚 中央处理单元 存储器及扩展接口 F2812的时钟及系统控制,2.2 TMS320F2812的硬件结构,F2812的中断系统 串行通信接口(SCI) 串行外设接口(SPI) 事件管理器 eCAN总线模块,2.2 TMS320F2812的硬件结构,TMS320F2812的内部结构(上半图), Datasheet,2.2 TMS320F2812的硬件结构,TMS320F2812的内部结构(下半图), Datasheet,2.
5、2 TMS320F2812的硬件结构,F2812的地址和数据总线 PAB (Program Address Bus):22位程序地址总线 DRAB (Data-Read Address Bus):32位数据读地址总线 DWAB (Data-Write Address Bus):32位数据写地址总线,2.2 TMS320F2812的硬件结构,程序空间,PAB,数据空间,DRAB,DWAB,PRDB,DRDB,DWDB,2.2 TMS320F2812的硬件结构,F2812的地址和数据总线(续) PRDB (Program-Read Data Bus):32位程序读数据总线(传送指令或数据) DRD
6、B (Data-Read Data Bus):32位数据读数据总线 DWDB (Data/Program-Write Data Bus):32位数据/程序写数据总线,向数据空间/程序空间写相应的数据,2.2 TMS320F2812的硬件结构,F2812的引脚,F2812 179引脚BGA封装底视图,2.2 TMS320F2812的硬件结构,F2812的引脚,BGA封装,2.2 TMS320F2812的硬件结构,F2812的引脚,F2812 176引脚LQPF封装顶视图,2.2 TMS320F2812的硬件结构,F2812的引脚,LQPF封装,2.2 TMS320F2812的硬件结构,F2812
7、的引脚,F2812 128引脚 PBK 封装顶视图,2.2 TMS320F2812的硬件结构,F2812的引脚 GPIO(General Purpose Input/Output pin):56个,既可作为一般的数字I/O口,又可作为外设功能引脚,如PWM、eCAN等 外部中断引脚XINTF:45个 电源和地:38个 A/D转换相关:23个, Datasheet,2.2 TMS320F2812的硬件结构,F2812的引脚 与JTAG接口有关:7个 所有输入引脚的电平均与TTL兼容 ,输入不能承受5V电压,输出均为3.3V CMOS电平 上拉电流/下拉电流均为100A 所有引脚的输出缓冲器驱动能
8、力(有输出功能的)典型值是4mA,2.2 TMS320F2812的硬件结构,中央处理单元,中央处理单元(CPU) 测试单元 存储器及外设的接口单元,C28x 内核,2.2 TMS320F2812的硬件结构,中央处理单元(续),算术逻辑单元(ALU) 乘法器:3232位乘法 移位器:最大可移16位 寻址运算单元(ARAU) 独立的寄存器空间 带保护流水线,CPU单元 的结构,2.2 TMS320F2812的硬件结构,中央处理单元(续),CPU单元结构,2.2 TMS320F2812的硬件结构,中央处理单元(续) CPU的寄存器 累加器ACC:32位,可使用32/16/8位,2.2 TMS320F
9、2812的硬件结构,中央处理单元(续) 数据页指针寄存器DP:在对数据存储器进行直接寻址时,在22位地址中作为高16位,用于存储页选择 堆栈指针SP:16位,系统复位后,SP指向0000_0400H,栈底为低地址单元,SP总是指向下一个空的单元,2.2 TMS320F2812的硬件结构,数据页存储器结构,2.2 TMS320F2812的硬件结构,中央处理单元(续) 辅助寄存器XAR0XAR7、AR0AR7:用于指令操作中32位数运算或16位数运算,AR0AR7也可用于间接寻址,2.2 TMS320F2812的硬件结构,中央处理单元(续) 状态寄存器ST0、ST1,状态寄存器ST0各位的定义,2
10、.2 TMS320F2812的硬件结构,状态寄存器ST0功能表(1),2.2 TMS320F2812的硬件结构,状态寄存器ST0功能表(2),2.2 TMS320F2812的硬件结构,中央处理单元(续),状态寄存器ST1各位的定义,2.2 TMS320F2812的硬件结构,状态寄存器ST1功能表,2.2 TMS320F2812的硬件结构,状态寄存器ST1功能表,2.2 TMS320F2812的硬件结构,状态寄存器ST1功能表,2.2 TMS320F2812的硬件结构,存储器及扩展接口 128K16位FLASH 18K16位SRAM:分成 M0、M1、L0、L1 和 H0 这5个块 4K16位B
11、ootROM 1K16位OTP ROM 均可映射到程序存储空间和数据存储空间,2.2 TMS320F2812的硬件结构,存储器及扩展接口,TMS320F2812存储空间的映射,SARAM均可映射到程序存储空间和数据存储空间,L0和L1受片上FLASH中的密码保护 FLASH和一次可编程EPROM(OTP)也受FLASH的密码保护,2.2 TMS320F2812的硬件结构,存储器及扩展接口(续) 外部存储器接口 19位地址线 16位数据线 3个片选线 读/写控制线,2.2 TMS320F2812的硬件结构,存储器及扩展接口(续) 3个片选线选择5个外部存储区域 XZCS0AND1:选择Zone0
12、 和 Zone1 XZCS6AND7:选择Zone6 和 Zone7 XZCS2:选择Zone2, Datasheet,2.2 TMS320F2812的硬件结构,存储器及扩展接口(续) 各存储区域地址范围 Zone0:0x0020000x003FFF Zone1:0x0040000x005FFF Zone2:0x0800000xFFFFFF Zone6:0x1000000x17FFFF Zone7:0x3FC0000x3FFFFF,2.2 TMS320F2812的硬件结构,存储器及扩展接口(续) 外设帧 (Peripheral Frame0、1、2) PF0:0x0008000x000CFF,
13、包含XINTF、PIE、Flash、Timers、CSM的相关寄存器 PF1:0x0060000x006FFF,包含eCAN的相关寄存器 PF2 :0x0070000x007FFF,包含SYS、GPIO、EV、McBSP、SCI、SPI、ADC的相关寄存器,2.2 TMS320F2812的硬件结构,存储器及扩展接口(续) Boot ROM 出厂时固化了Boot Loader软件,根据引导信号确定上电引导装载方式,可从Flash引导装载程序,也可从外部存储器引导程序 包括一些标准的数学运算表,2.2 TMS320F2812的硬件结构,存储器及扩展接口(续) 片上Flash 可映射到程序空间或数据
14、空间 程序可分成多段,代码安全保护 低功耗模式 可根据CPU频率调整等待周期 流水线模式可提高线性代码执行效率,2.2 TMS320F2812的硬件结构,存储器及扩展接口(续) CPU对Flash/OTP的操作形式 32位取址 16或32位数据空间读取 16位程序空间读取,2.2 TMS320F2812的硬件结构,片上Flash和OTP存储器的配置寄存器,Flash和OTP存储器的工作状态通过配置寄存器进行设置,2.2 TMS320F2812的硬件结构,片上Flash和OTP存储器扇区的地址分配,2.2 TMS320F2812的硬件结构,存储器及扩展接口(续) TMS320F2812的片内外设
15、简介 处理器将所有的外设都映射到数据存储器空间,包括配置寄存器、输入寄存器、输出寄存器和状态寄存器 通过访问存储器中的寄存器就可使用相应外设,2.2 TMS320F2812的硬件结构,C281xCPU+JTAG SARAM,存储器接口,逻辑I/F,Flash ROM (128K16位),事件管理器 EVA和EVB,SPI,SCI,CAN,McBSP,WD,ADC控制,中断复位,I/O寄存器,PBUS接口,F2812片内外设连接,2.2 TMS320F2812的硬件结构,F281x的各种时钟和复位电路, Datasheet,2.2 TMS320F2812的硬件结构,F2812的时钟及系统控制,2
16、.2 TMS320F2812的硬件结构,F2812的时钟及系统控制(续) 与PLL、时钟配置相关的寄存器 PLLCR:PLL控制寄存器 HISPCP:高速片上外设分频器 LOSPCP:低速片上外设分频器 PCLKCR:外设时钟控制寄存器,2.2 TMS320F2812的硬件结构,锁相环、时钟、看门狗及低功耗模式相关寄存器(1),2.2 TMS320F2812的硬件结构,锁相环、时钟、看门狗及低功耗模式相关寄存器(2),2.2 TMS320F2812的硬件结构,外设时钟控制寄存器PCLKCR功能描述(1),2.2 TMS320F2812的硬件结构,外设时钟控制寄存器PCLKCR功能描述(2),2
17、.2 TMS320F2812的硬件结构,F2812的时钟及系统控制(续),高速外设时钟寄存器(HISPCP),如果HISPCP不等于0,HSPCLK=SYSCLKOUT/(HISPCP2); 如果HISPCP等于0,HSPCLK=SYSCLKOUT。,2.2 TMS320F2812的硬件结构,F2812的时钟及系统控制(续),低速外设时钟寄存器(LOSPCP),如果LOSPCP不等于0,LSPCLK=SYSCLKOUT/(LOSPCP2); 如果LOSPCP等于0,LSPCLK=SYSCLKOUT。,2.2 TMS320F2812的硬件结构,晶体振荡器和锁相环模块,2.2 TMS320F281
18、2的硬件结构,锁相环配置模块,2.2 TMS320F2812的硬件结构,F2812的时钟及系统控制(续),TMS320F2812的输入时钟频率为150MHz,其PLL工作在PLL禁止模式,LOSPCP寄存器的内容为2,请计算LSPCLK,SYSCLKOUT = XCLKIN LSPCLK=SYSCLKOUT/(LOSPCP*2) =37.5MHz,2.2 TMS320F2812的硬件结构,F2812的时钟及系统控制(续),DIV=000:旁路方式 DIV=0001B1010B,对应表中n=110 DIV=1011B1111B,保留,PLL控制寄存器(PLLCR),2.2 TMS320F2812
19、的硬件结构,F2812的低功率模式,2.2 TMS320F2812的硬件结构,低功耗模式控制寄存器0(LPMCR0)功能定义,2.2 TMS320F2812的硬件结构,F2812的时钟及系统控制(续) 低功耗模式控制寄存器1(LPMCR1) 对寄存器中相应位置1,将使能对应的信号,将器件从低功耗状态唤醒,进入正常工作模式,2.2 TMS320F2812的硬件结构,看门狗功能结构, Datasheet,2.2 TMS320F2812的硬件结构,F2812的时钟及系统控制(续) 看门狗模块 看门狗加法计数寄存器WDCNTR:当计数到最大值时,产生一个输出脉冲,脉宽为512个振荡器时钟宽度 看门狗复
20、位控制寄存器WDKEY:写入0x55+0xAA,会使WDCNTR清零,其它值使看门狗复位,2.2 TMS320F2812的硬件结构,F2812的时钟及系统控制(续) 看门狗模块(续) 防止WDCNTR溢出: (1)禁止看门狗; (2)向复位控制寄存器周期性写入0x55+0xAA,使WDCNTR清零,2.2 TMS320F2812的硬件结构,看门狗控制寄存器(WDCR)功能定义,2.2 TMS320F2812的硬件结构,定时器的功能,2.2 TMS320F2812的硬件结构,与定时器有关的寄存器,2.2 TMS320F2812的硬件结构,F2812的时钟及系统控制(续) F2812定时器 定时器
21、寄存器(TIMH:TIM):每隔 (TDDRH:TDDR+1)个时钟周期, TIMH:TIM减1,当减至0时,PRDH:PRD寄存器中的值重新装入TIMH:TIM寄存器中。,2.2 TMS320F2812的硬件结构,F2812的时钟及系统控制(续) 定时器周期寄存器(PRDH:PRD):存放计数周期值。 定时器控制寄存器(TCR)。 定时器分频寄存器(TPRH:TPR) PSCH:PSC:定时器预定分频寄存器 TDDRH:TDDR:定时器分频寄存器,2.2 TMS320F2812的硬件结构,F2812的时钟及系统控制(续) F2812的通用I/O 可通过GPxMUX将通用I/O设置为 片内外设
22、的输入/输出引脚(片内外设I/O) 数字I/O口驱动外围电路,2.2 TMS320F2812的硬件结构,F2812的时钟及系统控制,GPIOA:16位 GPIOB:16位 GPIOD:4位 GPIOE:3位 GPIOF:2位,数字I/O口,2.2 TMS320F2812的硬件结构,GPIO寄存器,2.2 TMS320F2812的硬件结构,F2812的时钟及系统控制(续) F2812的通用I/O GPxMUX功能选择控制寄存器。用于选择该I/O口是工作在外设操作模式 (=1)还是数字量I/O模式 GPxDIR方向控制寄存器。设置I/O口的传送方向,0为“输入”,1为“输出”,2.2 TMS320
23、F2812的硬件结构,F2812的时钟及系统控制(续) F2812数据寄存器 GPxDAT数据寄存器。用于读写数据。当引脚定义为输出时,该位为1则将相应引脚拉高,为0将引相应引脚拉低 GPxSET置位寄存器。引脚定义为输出时写1将相应引脚拉高,写0无影响,2.2 TMS320F2812的硬件结构,F2812的时钟及系统控制(续) F2812数据寄存器(续) GPxCLEAR清除寄存器。引脚定义为输出时,该位写1将相应引脚拉低,写0对引脚无影响 GPxTOGGLE取反寄存器。引脚定义为输出时写1将相应引脚信号取反,2.2 TMS320F2812的硬件结构,复位I/O引脚配置与各相关寄存器之间的关
24、系,2.2 TMS320F2812的硬件结构,F2812的中断系统 F2812的CPU支持 1个不可屏蔽中断NMI 16个可屏蔽的中断:INT1INT14、RTOSINT、DLOGINT,2.2 TMS320F2812的硬件结构,F2812的中断系统, Datasheet,2.2 TMS320F2812的硬件结构,F2812的中断分组,2.2 TMS320F2812的硬件结构,F2812的三级中断结构,2.2 TMS320F2812的硬件结构,F2812的中断系统 外设级:如某个外设的中断标志位IF被置为1,且中断使能位IE=1,则外设向PIE中断控制器发出中断请求 PIE级:PIE1PIE1
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DSP原理及应用 DSP 原理 应用 课件 定点 芯片 TMS320F28122122
链接地址:https://www.31doc.com/p-2968692.html