超大规模集成电路分析与设计.ppt
《超大规模集成电路分析与设计.ppt》由会员分享,可在线阅读,更多相关《超大规模集成电路分析与设计.ppt(167页珍藏版)》请在三一文库上搜索。
1、超大规模集成电路分析与设计 VLSI Analysis and Design,主讲: 张冉 Email:,教材(I),书名: 超大规模集成电路设计导论 出版社: 清华大学出版社 作者: 蔡懿慈,周强 编著,参考教材(II),CMOS超大规模集成电路设计(第3版) 出版社:中国电力出版社 作 者: 维斯特(美),哈里斯(美) 超大规模集成电路与系统导论 出版社:电子工业出版社 作 者: John P. Uyemura Verilog HDL入门(第3版) 出版社:北京航空航天大学出版社 作 者:巴斯克(美) Modern VLSI Design: Systems on Chip(3rd Ed)
2、出版社: 辞学出版社 作 者: Wayne Wolf ISBN: 0-13-011076-0,教学与考试安排,课程要求 (1)掌握微结构、电路单元、模型、参数、CAD过程 (2)实际分析典型电路,加深设计“概念”的理解 教学时间安排 第4-15周,每周2下午7-8节、周4上午3-4节 成绩考核 考试(70%)+课外作业(30%),课程介绍(I),VLSI system 特点 规模大(时序、控制复杂)、实体小(线条单元小)、速度快(频率)、功耗小 技术范围:集成电路、热学、静电学、拓扑学、系统控制、非线性电路等 主要相关技术:微电子半导体、电路与系统、计算机CAD MOS结构为主体 VLSI分析
3、和设计与其他课程的区别 VLSI课程是硅片上基于千万个微细晶体管结构组合的电路技术课程 电子技术课 PCB上的电路课程 总之,是解决模型、调试、仿真、综合的技术问题,专业英语,Very-large-scale-integration (VLSI) is defined as a technology that allows the construction and interconnection of large numbers (millions) of transistors on a single integrated circuit. Integrated Circuit is a c
4、ollection of one or more gates fabricated on a single silicon chip. Wafer is a thin slice of semiconductor material on which semiconductor devices are made. Also called a slice or substrate. Chip is a small piece of semiconductor material upon which miniaturized electronic circuits can be built. Die
5、 is an individual circuit or subsystem that is one of several identical chips that are produced after dicing up a wafer.,1.1 集成电路的发展(1),Moores Law (摩尔定律) “The number of transistors per chip would grow exponentially (double every 18 months)”. ( by Gordon Moore, Intel 1965 ),1.1 集成电路的发展(2),集成度是集成电路发展水
6、平的一个重要标志,1.1 集成电路的发展(3),特征尺寸(Feature size):通常是指集成电路中半导体器件的最小尺度,如MOS晶体管的栅极长度。通常用特征尺寸来衡量集成电路的制造工艺水平。特征尺寸越小,芯片的集成度越高、速度越快、性能越好。微米、亚微米、深亚微米、超深亚微米。,1.1 集成电路的发展(4),The advances in the integration techniques can be attributed directly to : (1) Advances in photolithography techniques (光刻技术) New designs of s
7、emiconductor devices Newer methods of metallization (Cu) Newer materials (低K介电材料,SOI),1.1 集成电路的发展(5),System On a Chip (SOC) 片上系统,发展方向 在发展微细加工技术的基础上,开发超高速、超高集成度的电路; 利用已达到的或成熟的工艺技术、设计技术、封装技术和测试技术等开发各种专用集成电路,1.2集成电路设计的发展(1),初级集成电路硬件设计时期(60-70s) 组成元件:各种逻辑门、触发器、计数器、寄存器和编码器等 集成度:SSI/MSI 集成电路的软件编程设计时期(70-8
8、0s) 组成元件:Processor、RAM、ROM、I/O 集成度: LSI ASIC和系统集成设计时期(80-90s) 集成度: LSI,1.2集成电路设计的发展(2),EDA技术的发展经历 第一代IC CAD系统 软件:SPICE; 设计技术特点:电路模拟和版图的设计验证 第二代IC CAD系统 技术特点: (1)以原理图为基础的EDA系统,以仿真和自动布局布线为核心 (2)自动综合器使被动的对设计结果的分析验证转为主动去选 择一个最佳的设计结果。 第三代IC CAD系统 技术特点: (1)在用户与设计者之间开发了一种虚拟环境。 (2)各种硬件描述语言的出现(VHDL、Verilog H
9、DL等) (3)高级抽象的设计构思手段(框图、状态图和流程图),1.2集成电路设计的发展(3),EDA技术的发展方向 更广(产品种类越来越多) 更快(设计周期越来越快) 更精(设计尺寸越来越精细) 更准(一次成功率越来越高) 更强(工艺适用性和设计自动化程度越来越高) EDA技术面临的挑战 缩小尺寸、增加集成度、提高性能、和降低功耗 在深亚微米和超深亚微米工艺中, EDA技术主要面对互连线模型和分析互连线布线对延时的影响成为,1.3 VLSI设计的要求,集成电路产业路线 设计周期要求 设计成本要求 设计正确性及性能要求 设计过程集成化要求 VLSI设计可测试性要求,市场,设计,制造,应用,1.
10、4 VLSI的设计方法(1),集成电路的生产过程分为:设计和制造 系统规范化说明 寄存器传输级设计 逻辑设计 电路设计 物理设计 设计验证,系统描述,行为级仿真,寄存器传输级设计综合,半途设计及验证,物理设计及优化,电路设计及分析,测试生成,门级综合仿真,芯片制造,前端设计,后端设计,1.4 VLSI的设计方法(2),层次式的设计方法,行为域:功能具体化 结构域:完成电路的具体结构 几何域:将电路转换成物理的版图,1.4 VLSI的设计方法(3),自顶向下的设计方法 行为级设计 算法描述 寄存器传输级 门级 电路级 版图级(物理级),2. CMOS集成电路制造技术,2.1 半导体材料-硅(Si
11、licon) 集成电路制造中最常用的一种材料,本征状态下是一种半导体材料。 硅片的制备(西门子工艺:冶金级 SGS ) 1. SiC(s)+ SiO2(s) Si(l) + SiO(g) + CO(g) 2. Si(s) + 3HCl(g) SiHCl3(g) + H2(g) + 加热 3. 2SiHCl3(g) + 2H2(g) 2Si(s) + 6HCl(g) SGS:Semiconductor-grade Silicon 半导体级硅,2.2 硅片的制备 (1),Czochralski(CZ)法制备单晶硅,2.2 硅片的制备 (2),掺杂(Acceptor and Donor),Equil
12、ibrium segregation coefficient K0= Cs/Cl,2.2 硅片的制备 (3),Float zone silicon (FZ) 区熔法 特点:Si纯度高且含氧量低,2.2 硅片的制备 (4),硅片制备的基本工艺步骤,晶体生长,包装,抛光,切片,整形,刻蚀,检查,清洗,磨片倒角,2.2 硅片的制备 (5),整形处理,对于200mm及以上的硅片目前采用定位槽代替定位边,2.2 硅片的制备 (6),硅片质量检测 物理尺寸 平整度 微粗糙度 晶体缺陷 颗粒 体电阻,2.2 硅片的制备 (7),超净间(Cleanroom) 一个净化过的空间,它以超净空气把芯片制造与外界的沾
13、污隔离开来。,2.2 硅片的制备 (8),沾污:半导体制造过程中引入半导体硅片的任何危害芯片成品率及电化学性能的的不希望有的物质。 污染:颗粒、金属杂质、有机物沾污、自然氧化层、静电释放(ESD),2.3 集成电路工艺概况(1),VLSI制造工艺分类: 薄膜制作(Layer) 刻印(Pattern) 刻蚀(Etching) 掺杂(Doping),制造厂中分类: 扩散(氧化、膜沉积和掺杂)、光刻、刻蚀、薄膜、离子注入和抛光,2.3 集成电路工艺概况(2),扩散区:进行高温工艺及薄膜沉积的区域。主要设备包括高温扩散炉和湿法清洗设备。完成包括氧化、扩散、沉积、退火等工艺。,2.3 集成电路工艺概况(
14、3),光刻(Photolithography) 将电路图形转移到覆盖于硅片表面的光刻胶上。 光刻胶(Photoresist) 一种光敏的化学物质,它通过深紫外线曝光来印制掩膜版的图像。光刻胶只对特定波长的光线敏感。,2.3 集成电路工艺概况(4),刻蚀(Etching) 在硅片上没有mask保护的地方留下永久的图形。刻蚀工具分为等离子体刻蚀机、等离子体去胶机和湿法清洗设备。 等离子体刻蚀机 采用射频(RF)能量在真空腔中离化气体分子的一种工具。,2.3 集成电路工艺概况(5),离子注入 将带有要掺杂的杂质气体(如As,P,B)在注入机中离化,采用高电压和磁场来控制并加速离子。,2.3 集成电路
15、工艺概况(6),薄膜生长 (Thin film deposition) 薄膜区主要负责生产各个步骤当中的介质层和金属层的沉积。薄膜生长中所需温度低于扩散区中的设备的工作温度 设备 CVD,PVD,SOG,RTP和湿法清洗设备,2.4 氧化(1),氧化物掩膜技术是一种在热生长的氧化层上通过刻印图形和刻蚀达到对硅衬底进行掺杂的工艺技术。 硅片上的氧化物可以通过热生长或沉积的方法产生。 热生长氧化硅(Thermal oxide)的产生于750-1100. 氧化膜的用途 保护器件免划伤和隔离沾污 限制带电载流子场区隔离(表面钝化) 栅氧或储存器单元结构中的介质材料 掺杂中的注入掩蔽 金属导电层间的介质
16、层,2.4 氧化(2),干氧生长法 Si(s) + O2(g) SiO2(s),2.4 氧化(3),湿氧氧化 Si(s) + 2H2O(水汽) SiO2(s) + 2H2(g),反应速率快 氧化层密度小,2.4 氧化(4),氧化生长模式 干氧或湿氧工艺都要消耗硅,硅消耗占氧化物总厚度的0.46. 在Si-SiO2的界面处,通过氧化物的氧化运动控制并限制氧化层的生长。氧化物生长发生在氧分子通过已生成的SiO2层运动进入硅片的过程,这种运动称为扩散。 。,2.4 氧化(5),氧化物生长速率 影响参数:温度、压力、氧化方式、掺杂水平和硅的晶向 生长速率越快,热预算越少,2.4 氧化(6),氧化物生长
17、模型(Deal,Grove) 氧化物有2个生成阶段: 线性阶段: 反应速率控制 (0-150) 抛物线阶段: 氧扩散速率控制,初级线性阶段 X=(B/A)t 氧化生长阶段 X=(Bt)1/2,2.4 氧化(7),选择性氧化(LOCOS)和浅槽隔离(STI),2.5 淀积(1),VLSI生产是一个平面加工的过程,通过淀积工艺完成在硅片表面生长各种导电薄膜层和绝缘薄膜层。,2.5 淀积(2),多层金属化指用来连接硅片上高密度堆积器件的那些金属层和绝缘介质层。金属层通过在绝缘层上开的通孔来连接。,金属层 材料(Al过渡到Cu); 关键层与非关键层; 介质层 (Interlayer dielectri
18、c, ILD) ILD充当2层导电金属或相邻金属线条之间的隔离膜。通常采用介电常数3.9-4.0的SiO2,2.5 淀积(3),薄膜的定义 指一种在衬底上生长的薄的层状固体物质。薄膜厚度的单位用埃()。半导体制造中,这层膜可以是导体、绝缘体或者半导体。譬如,SiO2,Si3N4,Poly-Si和金属。,薄膜特性 好的台阶覆盖能力 填充高的深宽比间隙的能力 好的厚度均匀性 高纯度和高密度 高度的结构完整性和低的膜应力 对衬底材料或下层好的粘附性,2.5 淀积(4),薄膜生长 晶核形成 聚集成束 形成连续膜,2.5 淀积(5),膜淀积技术 膜淀积方法可分为化学工艺和物理工艺。 化学气相淀积(Che
19、mical Vapor Deposition,CVD) 通过气体混合的化学反应在硅片表面淀积一层固体膜的工艺。 CVD的基本方面包括 产生化学变化,这可以通过化学反应或高温分解 膜中所有的材料物质都源于外部的源 化学气相淀积工艺中的反应物必须以气相形式参与反应,2.5 淀积(6),CVD反应步骤: (1)气体传输至淀积区域;(2)膜先驱物的形成;(3)膜先驱物附着在硅片表面;(4)膜先驱物粘附;(5)膜先驱物扩散;(6)表面反应;(7)副产物从表面移除;(8)副产物从反应腔移除,2.5 淀积(7),CVD的分类,常压CVD,减压CVD,低压CVD(LPCVD),等离子体辅助减压CVD,CVD,
20、(1),(2),热壁和冷壁,2.5 淀积(8),大气压化学气相沉积 (Atmospheric Pressure CVD,缩写APCVD) 优点与缺点 (a)设备产量高、均匀性优、能制造大直径硅片; (b)气体消耗高、需经常清洁反应腔和传送带,薄膜台阶覆盖能力差、间隙填充能力差,2.5 淀积(9),低压化学气相沉积(Low Pressure CVD,缩写LPCVD)系统 LPCVD优点 系统成本低、产量高、膜性能更好、台阶覆盖能力和沟槽填充能力优;,2.5 淀积(10),等离子体增强CVD(PECVD) 优点与缺点 (1)低温制程、高沉积速率、台阶覆盖性好 (2)化学污染,1)更低的工艺温度 2
21、)更优的间隙填充能力 3)淀积的膜对硅片有优良的粘附能力 4)高的淀积速率 5)少的针孔和空洞,因而有高的膜密度 6)工艺温度低,应用范围广,2.5 淀积(11),旋涂 (1)旋涂玻璃(SOG)通常有2种类型:有机物(基于硅氧烷)和无机物(基于硅酸盐) (2)旋涂绝缘介质(SOD) 以HSQ为例的低K绝缘介质膜(350-475),2.6 金属化(1),金属化(Metallization) 芯片制造过程中在绝缘介质薄膜上淀积金属薄膜以及随后刻印图形以便行程互连金属线和集成电路的孔填充塞的过程。 互连电阻和寄生电容问题 互连词汇 互连(Interconnect) 接触(contact) 通孔(vi
22、a) 层间介质(ILD),2.6 金属化(2),传统金属化与双大马士革法工艺(Dual Damascene),基于Al为金属导电材料,基于Cu为金属导电材料,Cu金属化,2.6 金属化(3),金属材料的要求 导电率 粘附性 淀积 平坦化/刻印图形 可靠性 抗腐蚀性 应力 集成电路制造业中所选择的金属 Poly-Si, Al, Cu, W, Ti, Ta, Mo, Pt,2.6 金属化(4),铝(Aluminum, Al) 低电阻率(2.65um-cm),耐腐蚀,在Si和SiO2中扩散率低,价格相对Au和Ag便宜,Al2O3可以促进SiO2和Al之间的附着。Al能够轻易淀积在硅片上,湿法刻蚀而不
23、影响下层薄膜。,2.6 金属化(5),欧姆接触 为了在铝和硅之间形成接触,加热界面是必须的.这一过程在450-500进行。这个 加热烘烤过程也被称为低温退火或烧结。在硅上加热烘烤铝形成期望的电接触界面,被称为欧姆接触。 电迁移,结穿通,2.6 金属化(6),铜(Copper,Cu) 电阻率的减小 减少功耗 更高的集成密度 良好的抗电迁移性能 更少的工艺步骤,挑战: Cu很快扩散进氧化硅和硅 Cu无法应用常规的等离子刻蚀工艺形成图形 低温空气中很容易氧化,切不会形成保护层阻止进一步氧化,2.6 金属化(7),阻挡层金属(Barrier Metal) 阻挡金属层是淀积金属或金属塞,作用是阻止层上下
24、的材料互相混合。 阻挡层金属的特征 有很好的阻挡扩散特性 高电导率具有很低的欧姆接触电阻 在半导体和金属之间有很好的附着 抗电迁徙 在很薄并且高温下具有很好的稳定性 抗侵蚀和氧化 通常用做阻挡层的金属是一类具有高熔点组被认为难熔的金属 Ti,W,Ta,Mo,Co,Pt,2.6 金属化(8),Cu阻挡层金属要求(Ta适合作为Cu的阻挡层) 阻止铜扩散 低薄膜电阻 对介质材料和铜都有很好的附着 与化学机械平坦化过程兼容 很好的台阶覆盖、高深宽比间隙填充 硅化物 难熔金属与硅在一起发生反应,熔合形成硅化物。硅化物是一种具有热稳定性的金属化合物,并且在硅/难熔金属的分界面具有低的电阻率。Ti和Co在A
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 超大规模集成电路 分析 设计
链接地址:https://www.31doc.com/p-2972617.html