ChinesePLLjitter.ppt
《ChinesePLLjitter.ppt》由会员分享,可在线阅读,更多相关《ChinesePLLjitter.ppt(45页珍藏版)》请在三一文库上搜索。
1、测量锁相环PLL电路 控制系统抖动,安捷伦科技,概要,回顾数字通信系统接收机框架 锁相环电路的重要角色以及其对抖动的影响 性能特点 (着重在PLL电路特点),数字接收机需要时钟来控制判决输入比特的时间,接收机时钟从哪里来?,嵌入(在数据码流)的时钟 “分布式”时钟 (低速率参考时钟 ) 发射机直接发送到接收机的时钟,锁相环电路通常被用来恢复接收机时钟,倍频锁相环转化参考时钟为接收机全速率系统时钟,全速率时钟 用于发设机或接收机,接收机锁相环(PLL)可以从数据流中恢复时钟,有抖动的输入信号对锁相环的影响是什么?,压控振荡器(VCO)可以跟踪信号抖动,鉴相器有效地提取输入信号中的抖动,调节压控振
2、荡器(VCO)以跟踪输入抖动,抖动跟踪是频率相关的,环路增益A(s) 是频率相关的,通常在低频比较大(闭环增益 1),在高频减小 (闭环增益逼近0) 低频抖动通常能够转移到输出时钟,而高频抖动不可以,锁相环(PLL) 抖动传递函数(JTF) 反映了恢复时钟怎样跟踪输入信号的特性,抖动传递函数对接收机和其抖动容限的影响是什么?,允许抖动从输入数据信号传递到恢复时钟是有利的,这样会使得判决电路跟踪数据信号一起抖动,从而判决点仍然保持在比特周期的中间。,从接收机判决电路角度考虑什么是有效抖动?,随着频率的提高,抖动传递到恢复时钟的能力迅速下降。 判决电路的抖动跟踪能力也降低了。,从接收机角度考虑,锁
3、相环表现为抖动高通特性,所有数据流高频抖动都可以被判决电路观察到。 被判决电路观察到的抖动是锁相环抖动传递函数的有效补充。 接收机 “Observed Jitter Transfer Function” (OJTF) 可以被看成是抖动高通滤波器。,为了利用锁相环抖动滤波特性, 需要从频域观察抖动,Magnitude,Frequency,Offset frequency,E5052B (SSA : 信号源分析仪) 提供了不同的时钟晶振测量(相位噪声/抖动谱),器件评估,晶振/PLL电路设计,验证/测试 工作条件,参考源 相位噪声 压控振荡器(VCO 相位噪声 AM 噪声 调谐灵敏度,环路滤波器(
4、PLL响应) 相位噪声 RF瞬态变化 杂散 谐波,颤噪声 相位干扰,采用86100C “DCAj” 宽带采样示波器硬件时钟恢复系统,和前面PLL讨论相同,鉴相器输出有效地解调了输入信号抖动。 采用ADC模数转换器 监测并转换结果到频域提供了抖动频谱。,频谱线显示了周期抖动成分,扩频时钟SSC和其谐波,1 MHz 周期抖动PJ (和谐波),抖动幅度(秒RMS)vs抖动频率(Hz,对数坐标),33 kHz,1 MHz,信号噪底是随机抖动有效频谱,测量抖动传函,抖动传递函数定义: 设备输出端抖动和输入端抖动的比值,码型发生器,频率合成器 (时钟),正弦波发生器 (抖动调制),D.U.T,抖动接收机(
5、恢复时钟),时钟,数据,(校准),在DUT输入端提供抖动信号,在输出端测量,激励源: N4903 JBERT (抖动时钟或数据),替代方案: 任何脉冲码型发生器(81134, 81142A etc.)都可以通过33250函数发生器调节时延来产生抖动信号,激励源: N5182A MXG (抖动时钟),接收机: 86100C DCAj 和 86108 或 83496B,被测器件类型,时钟恢复电路 倍频时钟电路 参考时钟发射机 中继器电路,测量结果,系统软件/控制: 86100C “抖动频谱和相位噪声应用” 2.0版本,电子数据表格(excel)应用控制激励和响应 完成校准和结果显示 在安捷伦网站8
6、6100C 主页免费下载 (2008-5月2.0版本) (也提供抖动频谱结果),提高抖动传函(JTF)测量精度,主要的测试误差来源是什么? 抖动源平坦度和重复性 抖动接收平坦度和重复性,测量校准去除源和接收机不平坦度,由于源和接收机在输入和输出测量中都被使用,系统部平坦度可以通过校准被确定。,校准测量响应 =(抖动源)(电缆)(抖动接收机) DUT 测量响应 =(抖动源)(电缆)(DUT 抖动输出响应)(抖动接收机) 抖动传函= 输出抖动/输入抖动 =DUT测量/校准测量,当输入和输出速率不匹配时的校准,如果输入DUT在某个速率, 输出在另一个速率(例如. 倍频时钟),怎样进行有效的校准? 例
7、如: PCI-Express 5 Gb/s 发射机/100 MHz 参考时钟 抖动接收机需要观测2个速率,可能的测量不确定来源 解决方案: 设置86100 接收机在5 Gb/s。产生100 MHz 参考时钟(误码仪产生25个1和25 个0码型图案),如果DUT抖动和抖动激励发生“冲突”会怎样?,如果 DUT具在某一个激励频率有明显的周期抖动, 抖动传函结果可能失真。 解决方案: 86100C 抖动接收机可以观测DUT 没有被激励的抖动谱,应此可以调节激励频率而避免 “冲突”。,当谜团放在一起,抖动频谱和抖动传函允许系统级分析,使我们了解通信系统的抖动如何传播和被控制。 抖动谱 (左图) 以及接
8、收机(右图)抖动传函 JTF/OJTF 结果). PLL OJTF 扮演抖动高通滤波器,低抖动成分对整体抖动预算的贡献很难被测量,例如:示波器VCO 和/或锁相环分时电路的残留抖动可能远远大于DUT的抖动,新的分析极低抖动电路成分能力 (时钟或数据),采样示波器残留抖动 200 fs 2002年 (安捷伦86107精准时基模块 Precision Timebase) 当精准时基和采样通道及硬件时钟恢复系统集成在一起,示波器抖动噪底是60 fs 允许对精密器件极低抖动测量,86108A 精密波形分析器: 波形分析的“黄金标准”,新的86100C DCAj模块 2 通道 33 GHz 低噪声, 极
9、低抖动 精准波形测量 集成的时钟恢复,单次连接测量 (不需要触发信号) 抖动传函/频谱 触发和采样间0时延,确保在扩频时钟SSC能够准确测量分析,结论,锁相环PLL提供高速串行总线通信控制抖动的机会 结合抖动频谱和抖动传函/观测抖动传函(OJT)可以优化设计 新的测量系统确保准确测量地进行,Our Offer: Calibrated, Integrated, Automated and Compliant Jitter Tolerance testing,2006,J-BERT: continuous innovation,2009,2008,2007,2006,Variable de-emp
10、hasis (N4916A),Enhanced jitter (SW 4.9),Optical receiver stress test (N4917A),Tunable loop bandwidth for CDR,Quick eye analysis,N4903A,N4903B,MHz,Pattern generator option,2010,next,?,Overview N4903B Blockdiagram Jitter Injection,new,new,new,new,new,new,new,new,new,new,: new capabiltiities of N4903B
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- ChinesePLLjitter
链接地址:https://www.31doc.com/p-2976425.html