《TIC2000DSP培训.ppt》由会员分享,可在线阅读,更多相关《TIC2000DSP培训.ppt(103页珍藏版)》请在三一文库上搜索。
1、TI C2000 DSP培训,合众达电子,主要内容:,嵌入式系统开发 C2000系列DSP概述 F2812芯片介绍 CCS开发环境和软件设计 能得到的支持和服务,嵌入式系统开发,嵌入式系统的特点,所谓嵌入式,专指嵌入到其它系统内部,满足特定需求的专用计算机系统。它的概念非常广泛,只要是具有包含软硬件等计算机专有属性的系统都可以称之为嵌入式系统. 嵌入式系统的特点: 体积小 速度快 可移动 功耗低 成本低 接口丰富,嵌入式系统的结构,嵌入式系统CPU,单片微型计算机(Single Chip Microcomputer)简称单片机. ARM(Advanced RISC Machines) DSP
2、( Digital signal processing ) FPGA(Field Programmable Gate Array) ,即现场可编程门阵列.,嵌入式系统开发的前景,一类是学电子工程、通信工程等偏硬件专业出身的人,他们主要是搞硬件设计,有时要开发一些与硬件关系最密切的最底层软件,如BootLoader、Board Support Package(像PC的BIOS一样,往下驱动硬件,往上支持操作系统). 另一类是学软件、计算机专业出身的人,主要从事嵌入式操作系统和应用软件的开发.嵌入式硬件设计完后,各种功能就全靠软件来实现了,嵌入式设备的增值很大程度上取决于嵌入式软件.,嵌入式系统应
3、用行业,通信类: 手机、可视电话、基站、交换机、路由器等. 消费电子类: VCD/DVD/MP3 Player、数字相机(DC)、数字摄像机(DV)、机顶盒 (Set Top Box)、高清电视(HDTV)、游戏机等. 医疗电子类: 医疗检测装置 、医疗监护装置等. 机械控制类: 数控设备或仪表、汽车电子、家电控制系统、能源转化等.,C2000系列DSP概述,德德州仪器(Texas Instruments),简称TI,是全球领先的半导体公司,为现实世界的信号处理提供创新的数字信号处理(DSP)及模拟器件技术,居全球数位讯号处理器(DSP)及类比技术领先地位. (http:/ 合众达电子( SE
4、ED )国内唯一具有美国 TI 公司授予代理商和第三方双重资质的公司. 08 年荣获 TI 授予的“ 2007 年度亚太区最佳DSP 分销商”. (http:/ 采用多级的流水线 采用硬件乘法器 特殊的DSP指令 快速的指令周期,哈佛结构,哈佛结构:DSP的程序存储器空间和数据存储器空间分开,即每个存储器空间独立编址,独立访问,并具 有独立的程序总线和数据总线,取指和执行能完全 重叠进行。允许数据存放在程序存储器中,并被算术指令运算指令直接使用.,哈佛结构,流水线操作,经典的数字信号处理方法: 时域:信号滤波FIR、IIR 频域:频谱分析FFT 数字信号处理的特点: AiXi 高速实时 数字信
5、号处理器(Digital Signal Processor): 结构上进行优化,更适宜完成乘加累积运算 主频足够快,能实时完成各种数字信号处理 DSP:特指数字信号处理器,DSP硬件,多总线:片内多条数据、地址和控制总线 流水线执行:多个控制和运算部件并行工作 硬件乘法器 特殊指令: MAC(连乘加指令,单周期同时完成乘法和加法运算) RPTS和RPTB(硬件判断循环边界条件,避免破坏流水线) 特殊寻址方式: 位倒序寻址(实现FFT快速倒序) 循环寻址 特殊片上外设: 软件插等待电路或EMIF控制寄存器(便于与各类存储器设备接口) 数字锁相电路 PLL(有利系统稳定) DMAEDMA控制器(加
6、速数据传输) HPI接口、PCI接口(方便实现多处理器系统) Video Port、McASP等应用专用的接口(方便与视频、音频器件无缝连接) 丰富片上存储器类型:RAM、ROM、Flash等 丰富片上外设:Timer、串口(异步同步)、CAN总线、A/D、PWM和通用I/O口等,DSP的主要指标,主频:决定处理器机器时钟周期的长短. 数据宽度:主要为16位和32位.决定一次能和CPU交换的数据的最大宽度. 数据类型:浮点和定点.浮点型数据以指数的形式表示,定点型数据以整数的形式表示. MIPS(Million Instructions Per Second)/MFLOPS(Million f
7、loating-point operations per second):每秒能执行定点/浮点运算的 次数. 片上存储器大小. 片上外设接口等.,C2000DSP概述,Renewable Energy Generation,Automotive Radar & Electric Power Steering,Power Line Communications,Telecom Digital Power,AC Drives, Industrial & Consumer Motor Control,Consumer & Automotive Digital Power,LED Lighting,C
8、2000 Controllers Applications,C2000系列DSP,C2xx子系列:16位定点DSP、20MIPS 代表器件:TMS320F206PZ C24x子系列:16位定点DSP、20MIPS 代表器件:TMS320F240 LF240x子系列:16位定点DSP、40MIPS 代表器件:TMS320LF2407 F28x子系列:32位定点DSP、150MIPS 代表器件:TMS320F281x/TMS320F280x F2833x系列: 32位浮点DSP 、150MFLOPS 代表器件: TMS320F2833x,Performance,Future,Development
9、,Sampling,Production,Device,F2812,C/R2812,F2811,C/R2811,F2810,C2810,C281xTM 150 MIPS 128-256 KB 12.5 MSPS ADC,C280xTM 100 MIPS 32-256 KB 150ps PWM pin-compatible devices,F2801,F2808,C24xTM 40 MIPS 16-64 KB 10-bit ADC,10 Devices LF/C240xA 3 Devices F24x,C2801,C2802,F2802,F2806,F28xxx,F28015,F28016,F2
10、809,F28044,C28xxx,Lower Cost,C2000系列DSP,DSP实现的功能,DSP处理器,模拟信号,AD转换,数据输入通道,数据输出通道,DA,模拟信号,HPI EMAC PWM GPIO UART CAN,控制/ 通信,F2812,片内资源,事件管理器,模块组成,事件管理器(EV)模块为控制系统(运动控制和电机控 制)的开发提供了强大功能。 F2812包括两个事件管理器模块:EVA和EVB。 每个事件管理器模块包括:2个16-位定时器、3个全比较器、3个事件捕捉器、1个正交编码脉冲通道。产生8个PWM波输出。,PWM控制的基本思想,重要理论基础面积等效原理,冲量相等而形
11、状不同的窄脉冲加在具有惯性的环节上时,其效果基本相同。,PWM的生成过程,DSP的实现原理,计数寄存器连续不断地进行增减计数,就可以模拟连续的波形,比较寄存器中存放的幅度值与计数寄存器中的值不断进行比较,得到PWM波形。 以输出正弦PWM波为例,由经过采样的正弦波与三角波相交,由交点得出脉冲宽度,其载波频率要求足够高。,EVA结构图,定时间器,定时器,一个可读写的16位双向计数器的寄存器TxCNT,它存储了计数器的当前值,并根据计数方向进行增计数或减计数。 一个可读写的16位定时器比较寄存器TxCMPR。 一个可读写的16位定时器周期寄存器TxPR。 一个可读写的16位定时器控制寄存器TxCO
12、N。 一个GP定时器比较输出引脚,TxCMP。 控制和中断逻辑 。 其他全局控制寄存器 。,定时器的计数模式,GP定时器有四种可选的操作模式: 停止/保持模式 连续递增计数模式 定向增/减计数模式 连续增/减计数模式 相应的定时器控制寄存器TxCON中的位模式决定了通用定器的操作模式。,停止保持模式:通用定时器的操作停止并保持其当前状态,定时器的计数器、比较输出和预定标计数器都保持 不变。 连续递增计数模式:,定向的增/减计数模式:定时器将根据TDIRAB引脚的输入,对定标的时钟进行递增或递减计数。,连续增/减计数模式:定时器的计数方向仅在定时器的值达到周期寄存器的值时,才改变计数方式。,定时
13、器的PWM输出,为了设置通用定时器以产生PWM输出,需做以下工作: 根据预定的PWM(载波)周期设置TxPR。 设置控制寄存器TxCON以确定计数模式和时钟源,并启动PWM输出操作。 将对应于PWM脉冲的在线计算宽度(占空比)的值加载到TxCMPR寄存器中。,PWM 的产生,定时器比较单元 产生的PWM (TxPWM),比较单元的PWM输出,三个比较单元中的每一个都可与事件管理器的GP定时器用于产生一对可编程死区和输出极性的PWM输出。 对于每个EV模块中的三个比较单元,共六个输出PWM引脚可用来控制三相交流感应电机或无刷直流电机。根据上下桥臂功率管导通顺序的不同以及导通时间的长短不同,即可达
14、到对电机的变频调速,功能单元,比较单元PWM输出,PWM信号产生:用一定时器重复产生与PWM周期相同的计数周期,一个比较寄存器保持着调制值,在相应的输出上进行匹配。 死区:在许多的运动/电机控制和功率电子应用场合中,两个功率器件(上级和下级)被串联在一个功率支路中,为避免击穿失效,两个器件的打开的周期不能重叠,所以通常加入死区保护。,寄存器操作,用比较单元和相应的电路产生所有三种PWM波形均需要对 相同的EV寄存器进行配置,配置过程需要以下步骤: 设置和装载ACTRx(比较动作控制寄存器) 如需死区,则设置和装载DBTCONx寄存器 初始化CMPRx寄存器 设置和装载COMCONx(比较控制寄
15、存器) 设置和装载T1CON或T3CON寄存器,来启动比较操做 更新CMPRx寄存器的值,PWM的产生,可编程死区控制的 比较单元产生的 PWM (对称),通过改变PWM载波频率来改变PWM频率 可根据需要改变PWM的占空比 可改变PWM输出的极性,如高、低、强制高和强制低 可设置死区的大小,无论对于大多交流电机,其实质就是根据实际情况来实时调整这3对 PWM的输出,如输出极性、周期和输出占空比等,来对电机进行变频调速, 以达到很好的效果,可以采用PID控制,模糊控制等。,电机调速系统组成,对于电机的调速系统,通常有3部分组成,控制部分、驱动部分和电机三部分组成。其中,控制部分作为系统的CPU
16、,主要是数据处理以及根据一些反馈信号等产生合适的输出信号,如PWM等;驱动部分主要是根据控制部分的输出信号将电源电压逆变为电机供电,控制电机的通电顺序和通电时间的长短等,这样就可以达到对电机的调速。 对于三相直流无刷电机的调速系统,板卡SEED-DEC2812相当于控制部分,SEED-BLDC相当于驱动部分。,逆变电路由功率开关管V1V6等组成,可以为功率晶体管GTR、功率场效应管MOSFET、绝缘栅极管IGBT、可关断晶闸管GTO等功率电子器件。晶闸管适用于较大功率电机,晶体管适用于中小功率电动机。有3种方法: 采用驱动芯片+IGBT的形式,适用于大功率电机 采用智能功率模块(IPM), 本
17、身具有过压、欠压、过流和温度过高的保护功能 采用驱动芯片+MOSFET的形式,适用于中小电机,驱动部分的设计,SEED-BLDC介绍,SEED-BLDC专门针对三相直流无刷电机,可以与 SEED-DEC2812和SEED-DEC2407相连来达到对电机的实时控制。 可以与12V36V 电机相连,电机额定电流不超过4A 过压过流检测,显示和保护 可以与有位置传感器和无位置传感器的无刷电机相连 可以与编码器相连进行准确位置控制 速度检测和电流检测,可以进行闭环控制 可以进行正反转控制 驱动电路和控制电路完全隔离,避免驱动部分给控制部分带来干扰,开发板,SEED-DEC2812,SEED-BLDC/
18、KIT,模数转换模块(ADC),ADC模块的特性,带有内部采样-保持电路12bit ADC模块. 80ns的转换时间,采样率为12.5M. 16个模拟输入通道,每8个通过一个8选1的模拟多路转换开关. 对16路模拟量进行“ 自动排序”. 两个独立的8状态排序器 (SEQ1和SEQ2),可以独立工作在双排序器模式,或级联为16个状态排序器模式(SEQ一级联模式). 16个存放结果的寄存器(RESULT0RESULT15). 有多个启动ADC转换的触发源.,ADC模块寄存器,寄存器 名称 ADCCTRL13 ADC控制寄存器13 MAXCONV 最大转换通道寄存器 CHSELSEQ14 通道选择排
19、序控制寄存器14 AUTO_SEQ_SR 自动排序状态寄存器 RESULT0RESULT15 转换结果寄存器115 CALIBRATION 校准寄存器,自动排序器的工作原理,2个8状态排序器SEQ1和SEQ2,也可级联成一个16状态排序器SEQ。 状态:排序器可以执行的自动转换数目。 ADC模块能对一序列转换自动排序。转换结束后,结果依次保存在RESULT0、RESULT1中。 用户也可对同一通道进行多次采样,即“过采样”,得到的采样结果比传统的单采样结果分辨率高。,单排序器级联模式,双排序器并连模式,要完成7个通道的转换(通道2、3、2、3、6 、7和12经过自动排序后转换),则MAXCON
20、V1的值应该设置为6,且CHSELSEQn寄存器的设置如下: 位15-12 位11-8 位7-4 位3-0 70A3h 3 2 3 2 CHSELSEQ1 70A4h x 12 7 6 CHSELSEQ2 70A5h x x x x CHSELSEQ3 70A6h x x x x CHSELSEQ4,流程图,MCBSP(多通道缓冲型串口),McBSP,什么是McBSP 是Multichannel Buffered Serial Port的缩写,即多通道缓冲型串行接口,是一种多功能的同步串行接口 McBSP特点 提供很强的可编程能力,可以配置为多种同步串口标准,直接与各种器件高速接口 T1/E1
21、标准:通信器件 MVIP和ST-BUS标准:通信器件 IOM-2标准:ISDN器件 AC97标准:PC Audio Codec器件 IIS标准:Codec器件 SPI:串行A/D、D/A,串行存储器等器件 特殊配置 + 软件配合,可与特殊器件接口 IIC:将McBSP引脚配置为通用I/O引脚,用软件实现IIC标准 UART:将McBSP引脚进行特殊连接,结合DMA与软件编程,方便实现UART功能,McBSP引脚与信号,CLKX:串行发送器位-时钟引脚 FSX: 串行发送器帧同步引脚 DX: 串行发送器数据引脚 CLKR:串行接收器位-时钟引脚 FSR: 串行接收器帧同步引脚 DR: 串行接收器
22、数据引脚 CLKS:外部位-时钟输入引脚,McBSP结构与原理,RSR:接收移位寄存器 RBR:接收缓冲寄存器 Expand:A律、律扩展 DDR:数据接收寄存器 DXR:数据发送寄存器 Compress:A律、律压缩 XSR:发送移位寄存器,McBSP可编程的能力,McBSP可编程的能力 引脚信号功能可编程 引脚信号极性可编程 引脚信号方向可编程 串行通信的位-时钟来源和速率可编程 串行通信的起始条件,即帧同步来源和形式可编程 串行通信的结束条件可编程 串行数据位流中的数据元的数据位长度可编程 串行数据位流中的数据帧中包含的数据元个数可编程 串行数据位流中的数据相个数可编程,McBSP控制寄
23、存器,引脚控制寄存器PCR 配置引脚的功能 配置引脚的极性 配置引脚的方向 串口控制寄存器SPCR 配置McBSP串行收发器的状态和中断 采样率发生器寄存器SRGR 配置内部产生的位-时钟 配置内部产生的帧-同步时钟 接收发送控制寄存器RCR、XCR 配置接收发送的数据相个数 配置接收发送的数据元个数 配置接收发送的数据元位数,McBSP特殊用途,McBSP的6个外部引脚配置为通用的I/O引脚 IIC总线标准:SDA、SCL 用McBSP的6个外部引脚中可以配置为双向的2个引脚作为SDA和SCL 由软件实现IIC总线标准的时序要求 IIC常被用作视频器件的控制接口,也采用IIC接口 McBSP
24、用作通用异步串口UART很多串行存储器 硬件连接 UART的Tx与McBSP的DR与FSR相连 UART的Rx与McBSP的DX相连 McBSP的位-时钟由内部采样率发生器产生,为UART波特率16 软件配置 McBSP的16位代表UART的1位 发送时,软件将UART的每1位扩展为16位,再由McBSP发送 接收时,软件将McBSP接收的16位压缩为UART的1位,并进行合并 软件还应负责处理UART的起始位、奇偶校验位和停止位,串行通信接口SCI,SCI模块结构:,发送器-TX: SCITXBUF-发送数据缓冲寄存器,存发送数据。 TXSHF发送移位寄存器,每次1位送到SCITXD引脚。
25、接收器-RX: RXSHF接收移位寄存器,每次1位将SCITXD引脚上的数据移入。 SCIRXBUF-接收数据缓冲寄存器,存RXSHF接收到数据。 一个可编程的波特率发生器 控制和状态寄存器(映射在数据存储器区),模块结构:,传输模式:,SCI有两种多处理器通信协议:空闲线多处理器模式和地址位多处理器模式。这些协议允许在多个处理器之间传送有效数据。 SCI提供了通用的异步接受器/发送器通信模式,以便与许多普通的外设相互通信。异步模式需要两条线与许多标准的设备(如RS-232-C格式的终端和打印机等)连接。,可编程的数据格式,SCI包括接收和发送的数据是NRZ数据格式: 1个起始位。 18个数据
26、位。 1个偶/奇/非线性位。 12个结束位。 1个用于区别数据和地址的特殊位(只用于地址位模式)。 为了对数据格式编程,要使用SCICR寄存器。,SCI多处理器通信,多处理器通信格式允许一个处理器在同一串行线上有效地向其他处理器发送数据块。 地址字节(Address Byte):发送信息块的第一个字节包含一个地址位,所有接收端都要读这个地址位。只有具有正确地址的接受端才可以接收数据。 休眠位 (SLEEP) :串行线上的处理器将SLEEP置1,处于睡眠状态。当处理器对地址块进行读操作时,程序必须对休眠位SLEEP清0,以使能SCI。 两种多处理器模式: 空闲线多处理器模式 地址位多处理器模式,
27、空闲线多处理器模式,空闲线多处理模式(ADDR/IDLE MODE bit=0):块与块之间有一段空闲时间,这段时间比块中的帧间距离长。如果一帧之后有一个大于10位的空闲时间,就表明一个新块的开始。,地址位多处理器模式,地址位多处理器模式(ADDR/IDLE MODE bit=0):在地址位协议中有一个特别的位地址位,在每一块数据的 第一帧,地址位置1,在其他帧中,该位清0,用做数据传输。,SCI波特率计算,内部产生的串行时钟是通过低速的外部时钟LSPCLK和波特率选择寄存器决定的。 计算公式为: 其中BRR为寄存器SCI Baud-Select Registers 里的值,此寄存器为16位,
28、可实现65000种不同的波特率。,硬件设计实例,DSP在电机控制中的应用:需求分析,电机控制的需求: 控制输出:PWM输出 位置、速度测量:4相正交编码输入 电压、电流测量:模拟量输入 故障保护:数字量输入输出 波形输出、仪表指示:模拟输出 外部通信的需求: 基本通信:UART(RS232/RS422/RS485) 工业控制网络:CAN总线 PC通信:USB 工业控制基本要求:实时时钟RTC,程序代码加密 系统扩展: 总线扩展:存储总线扩展 + 系统信号扩展(复位、中断、时钟等),系统构成,TMS320F2812 电机控制接口 根据电机控制特点对信号进行分组 对信号进行驱动和电平转换 串口驱动
29、 SCI驱动 CAN驱动 板内扩展: SRAM RTC + EEPROM USB 2.0接口 4通道D/A 总线扩展,电源,需要电源种类 TMS320F2812 V核:+1.9V230mA VI/O:+3.3V125mA 先VI/O上电后V核上电 DAC7724 数字电源:+5V 模拟电源: 15V SN74CBTD3384 +5V 其余器件 +3.3V 输入电源 +5V、15V 用LDO产生+1.9V和+3.3V TPS76801:+1.9V1A TPS75733:+3.3V3A,时钟,需要时钟输入的器件 TMS320F2812 CPU主时钟:150MHz ADC、事件管理器、看门狗等片上外
30、设 TMS320F2812时钟选项 片上有OSC 片上有PLL,最高可5倍频 输入时钟信号电平不能超过核电源电压+1.9V 片上外设所需的时钟由CPU主时钟分频产生 USB CY68001:24MHz 时钟实现 TMS320F2812:采用30MHz晶体 + 2个负载电容,5 PLL实现 CY68001:采用24MHz晶振,存储空间分配(1),TMS320F2812存储空间映射 哈佛结构,但程序、数据空间统一为4M16-位物理空间 外部存储接口 只支持异步存储器接口 19-位地址总线:XA18:0,16-位数据总线:XD15:0,5个存储区间3个片选信号:XZCS0&1、XZCS2、XZCS6
31、&7,3个读写控制信号:XRD、XWE、XR/W,访问时序控制信号:XRDY,总线仲裁控制信号:XHOLD、XHOLDA Zone 0: 8K16-位, 0x00 20000x00 3FFF Zone 1: 8K16-位, 0x00 40000x00 5FFF Zone 2: 512K16-位, 0x08 00000x0F FFFF Zone 6: 512K16-位, 0x10 00000x17 FFFF Zone 7: 16K16-位, 0x3F C0000x3F FFFF, MP/MC = 1 Boot ROM: 4K16-位, 0x3F F0000x3F FFFF, MP/MC = 0
32、复位后,程序从0x3F FFC0处开始执行,存储空间分配(2),占用存储空间的外扩资源 SRAM: 512K16-位 Ts = 0, Tw = 12ns, Th = 0 扩展总线: 41M16-位 4个1M16-位存储空间 USB: 816-位 Ts = 10ns, Tw = 50ns, Th = 70ns D/A: 516-位 Ts = 0, Tw = 50ns, Th = 0 板上寄存器: 若干 Ts = 0, Tw = 2.5ns, Th = 7.5ns 存储空间的分配: SRAM:占用Zone 6&7,在MP/MC = 1时,代替Boot ROM,方便调试 64K16-位:CY7C10
33、21V33-12ZC, 0x10 00000x10 FFFF和0x3F C0000x3F FFFF 256K16-位:CY7C1041V33-12ZC, 0x10 00000x13 FFFF和0x3F C0000x3F FFFF 扩展总线:占用Zone 2, 0x08 00000x0F FFFF 用分页扩展技术,板上扩展3-位页地址寄存器PA21:19,与XA18:0,构成41M16-位存储空间 USB:占用Zone 0,0x00 20000x00 2007 D/A:占用Zone 1,0x00 40500x00 4053,0x00 4058 板上寄存器:Zone 1,0x00 40000x00
34、 4048,电机控制接口,电机控制信号 PWM输出: PWM16 PWM712 定时器信号: T1/2PWM、T1/2CTRIP T3/4PWM、T1/2CTRIP TDIRA、TCLKINA TDIRB、TCLKINB 故障保护: C1TRIPC3TRIP C4TRIPC6TRIP 模拟输入: ADCINA7:0 ADCINB7:0 4相正交编码: QEP1、QEP2、QEPI1 QEP3、QEP4、QEPI2 电机控制信号分成2组,每组又分为2个接口 功率驱动接口: PWM输出、故障保护、模拟输入 编码盘接口: 4相正交编码输入 控制信号驱动和电平转换 12个PWM输出和6个4相正交编码输
35、入,方向确定,而且PWM输出需要一定的电流驱动能力,所以采用SN74LVTH16245进行驱动和电平转换 定时器和故障保护信号则视应用情况配置,方向不确定,为了兼容3.3V/5V电平,所以采用SN74CBTD3384进行电平转换,D/A输出,与F2812接口 数据线:直接连接XD11:0 地址线:直接连接XA1:0 读写控制:直接连接XR/W 片选信号 CS:XZCS0&1、地址线和XWE译码,只写 LDAC:XZCS0&1、地址线和XWE译码,只写 电平匹配: D/A接口电平为+5V,但均为输入信号,所以无需电平转换 输出电压范围配置 5V:VREFH = 5V, VREFL = -5V 1
36、0V:VREFH = 10V, VREFL = -10V 05V:VREFH = 5V, VREFL = 0V 010V:VREFH = 10V, VREFL = 0V,USB,与F2812接口 数据线:直接连接XD15:0 地址线:直接连接XA2:0 读写控制: SLOE和SLRD直接连接XRD SLWR和SLRD直接连接XWE 片选信号 CS:XZCS0&1、地址线和XWE译码 中断信号:直接连接XINT1 状态信号:FLAGA、FLAGB、FLAGC、READY通过CPLD中的状态寄存器,由F2812读取,总线扩展,哪些信号需要扩展 存储器总线 数据:XD15:0 地址:XA18:0,页
37、地址扩展PA19 读写控制:XRD、XWE 片选信号:CE0CE3(由XZCS2和PA21:20译码产生) 片上外设 McBSP、SPI 系统信号 时钟、复位、中断等 电源 +3.3V、+5V、15V、GND 信号驱动和电平转换,要求延迟短、外部电平兼容3.3V/5V 总线驱动:SN74LVTH16245 总线开关:SN74CBTD3384,产品图片,CCS开发环境,开发过程,不仅仅是代码生成工具 具备基本调试功能,还具备实时分析的能力 支持整个软件开发过程:设计,代码生成,调试,实时分析,CCS代码生成流程图,公共目标文件格式COFF,汇编器和链接器所创建的目标文件都采用公共目标文件格式 C
38、OFF格式是基于代码块和数据块编程 5个SECTION伪指令: .text 通常包含可执行代码 .data 通常包含已初始化的数据 .bss 通常为未初始化的数据保留空间 .sect “section name” symbol .usect “section name”,size in word 初试化段和未初试化段 .bss和.usect为未初试化段,用于为变量、堆栈等保留一块存储空间 .text、.data和.sect为初试化段,用于存放代码块或有初值的数据块,DSP汇编语言:汇编器对“段”的处理,汇编器第一次遇到新“段”时,将该“段”的段程序计数器(SPC)置为0,并将随后的程序代码或数
39、据顺序编译进该“段”中. 汇编器遇到同名“段”时,将它们合并,然后将随后的程序代码或数据顺序编译进该“段”中 当汇编器遇到.text、.data和.sect伪指令时,汇编器停止将随后的程序代码或数据顺序编译进当前“段”中,而是顺序编译进遇到的“段”中 当汇编器遇到.bss和.usect伪指令时,汇编器并不结束当前“段”,而只是简单地暂时脱离当前“段”,随后的程序代码或数据仍将顺序编译进当前“段”中 .bss和.usect伪指令,可以出现在.text、.data或.sect“段”中的任何位置,它们不会影响这些“段”的内容,DSP汇编语言:链接器对“段”的处理,链接器对“段”的处理有2个方面: 将
40、输入“段”组合产生输出“段” 将多个.obj文件中的同名“段”合并一个输出“段” 也可将不同名的“段”合并产生一个输出“段” 将输出“段”定位到实际的存储空间中 MEMORY命令:用于描述系统实际的硬件资源 SECTIONS命令:用于描述程序中定义了哪些“段”,这些“段”是否需要合并?如何合并?合并产生的输出“段”定位到实际硬件资源的何处? 链接器通过.cmd文件来获得上述这些信息 链接器还将检查各输出“段”是否重叠、是否超界,避免了人工检查边界带来的隐患,MEMORY命令,SECTIONS命令,SECTIONS .vectors VECT PAGE 0 .text PRAM PAGE 0 .
41、data PRAM PAGE 0 .bss DRAM PAGE 1 .stack STACK PAGE1 ,CCS SETUP,CCS界面,CCS项目管理,应用程序按项目来管理,按层次以图形化的方式显示 cmd文件 .h头文件 .lib库文件 .c源程序,CCS图形化设置,各种编译选项(C编译器选项,连接器选项等)通过图形化方式来设置,不需要手工添加选项,CCS调试功能,支持与服务,TI提供的支持,TI 芯片支持库 (CSL) 提供一个应用程序接口 (API),供配置和控制 DSP 片上外设使用,CSL 提供 C 程序函数来帮助您简单快捷地对您的片上外设进行程序设计。 C6000芯片支持库 C
42、55X和C54X芯片支持库 C2000 头文件- C2000 没有 CSL,但一组用于 C28x 系列的 C/C+ 头文件和外设示例支持 C28x 驱动程序开发套件 (DDK) 简化了 TMS320 DSP 设备驱动程序的开发。DDK 还为 DSP 外设驱动程序定义了一个驱动程序模型。该驱动程序模型简化了开发,它将驱动程序中设备特定的部分提取到一个小型驱动程序模块中,并提供可重用模块,从而使用户不必重头开始开发一个完整的驱动程序。 TI还提供一些技术文档和解决方案。,合众达技术论坛,国内最大的DSP开发论坛http:/ TMS320F2812 CPU 主频150MHz,处理性能高达150MIP
43、S 外扩SRAM,最大可支持512K16位 外扩Flash,最大可支持512K16位 12路单端模拟输入,范围是10V/5V,分辨率是16位,采样率为250KSPS 4路单端模拟输出,范围是10V/5V,分辨率是16位,建立时间是10s 50路I/O输入输出,输出电压3.3V/5V CMOS兼容 外扩44键盘和LCD 1路标准RJ45链接器,10M以太网接口 1路eCAN收发驱动,符合CAN2.0协议,硬件平台,SEED-DEC28335 DSP:32位浮点DSP TMS320 F28335,150M主频 A/D:片内28通道、12-位分辩率(实际测得有效分辨率为8位)、80ns转换时间、03V量程 PWM:18通道输出 异步串口:一路为:RS232,另一路为RS232/RS422/RS485可配置,其他硬件平台,SEED-DEC2407:基于TMS320LF2407的嵌入式DSP开发板 SEED-DSK2812:基于TMS320F2812的DSP初学者开发套件(DSK) SEED-DSK28016:基于TMS320F2812的DSP初学者开发套件(DSK) SEED-DPS2812/Kit:基于TMS320F2812高性能电力应用DSP开发套件 在合众达网站WWW.SEEDDSP.COM可查阅到相关资料,谢 谢,
链接地址:https://www.31doc.com/p-2977424.html