第3章数字电路1.ppt
《第3章数字电路1.ppt》由会员分享,可在线阅读,更多相关《第3章数字电路1.ppt(46页珍藏版)》请在三一文库上搜索。
1、2019/6/17,1,学习要求: 掌握有关数字电路电气方面的基础知识,以便构建出符合实际要求的电路和系统 : CMOS电路的稳态特性; CMOS电路的动态特性; CMOS电路的输入/输出结构。,第3章 数字电路,2019/6/17,2,习题 完成习题15(13),16(14),17(15),21(19),37(36),59,61,92。,第3章 数字电路(续),2019/6/17,3,设计与制造一个模拟电路是困难的,而对数字电路则不然。,3.1 逻辑信号与门电路,数字逻辑将物理量实际值的无穷集映射为两个子集,隐藏了模拟世界的缺陷。,通过采用开关代数、表及其他抽象方法来描述电路中简单的0和1运
2、算,对数字逻辑电路进行功能上的分析与设计。,2019/6/17,4,低电平:代数上表示低电压范围的信号,常解释为逻辑0;,3.1 逻辑信号与门电路,高电平:代数上表示高电压范围的信号,常解释为逻辑1。 用0对应低、1对应高称为正逻辑; 用1对应低、0对应高称为负逻辑(不太常用 )。 由于在很大范围内的物理值被表示为同一个二进制值,所以数字逻辑能够大大避免元件和电源的变化以及噪声的影响。 电路可将“微弱”信号再生为“强”信号,使数字信号能够在不损失任何信息的情况下,可以传输任意远的距离。,2019/6/17,5,3.1 逻辑信号与门电路(续),2019/6/17,6,输出只依赖于当前输入的逻辑电
3、路称为组合逻辑电路,其运算操作可由真值表完全描述。,3.1 逻辑信号与门电路(续),2019/6/17,7,输出不仅依赖于当前输入、还依赖于过去输入,这种有记忆的电路称为时序电路。时序电路的特性可由状态表或状态图来描述。状态表列出了电路的输出和下一状态,而此时的输出和状态是当前状态和输入的函数。,3.1 逻辑信号与门电路(续),2019/6/17,8,简单逻辑门电路,3.1 逻辑信号与门电路(续),2019/6/17,9,复合逻辑门电路 复合门在逻辑功能上是简单逻辑门的组合,实际性能上有所提高。常用的复合门有“与非“门,“或非“门、“与或非“门和“异或“门等。,3.1 逻辑信号与门电路(续),
4、2019/6/17,10,一个简单电路,3.1 逻辑信号与门电路(续),2019/6/17,11,定时图:表示电路如何对变化的输入信号产生响应。 逻辑信号在0和1之间的变化不是立即发生的; 输出对输入变化的响应会有一点延迟。,3.1 逻辑信号与门电路(续),2019/6/17,12,逻辑系列(logic family):一些不同的集成电路芯片的集合,这些芯片有类似的输入、输出及内部电路特征,但逻辑功能不同。,3.2 逻辑系列,同一系列的芯片可通过互连实现任意逻辑功能。 不同系列的芯片可能不匹配,它们可能采用不同的电源电压,或以不同的输入、输出条件来代表逻辑值。因此,它们可能不能直接互连。 最成
5、功的系列 晶体管-晶体管逻辑(transistor-transistor logic,TTL); CMOS逻辑(complementary MOS)。,2019/6/17,13,CMOS逻辑电平,3.3 CMOS逻辑,2019/6/17,14,MOS晶体管,3.3 CMOS逻辑(续),电阻特别大,断开状态; 电阻特别小,导通状态。,栅极与其它极之间电阻极大,电流很小,称为漏电流。通过电容耦合。,2019/6/17,15,CMOS反相器,3.3 CMOS逻辑(续),CMOS反相器的开关模型(p. 62),H,L,2019/6/17,16,CMOS“与非门”,3.3 CMOS逻辑(续),L,OFF
6、,ON,H,2019/6/17,17,CMOS“或非门”,3.3 CMOS逻辑(续),CMOS“与非门”比“或非门”速度快,OFF,ON,OFF,ON,H,2019/6/17,18,3.3 CMOS逻辑(续),扇入( fan-in):在特定的逻辑系列中,门电路所具有的输入端的数目,被称为该逻辑系列的扇入(系数)。,2019/6/17,19,3.3 CMOS逻辑(续),非反相门,逻辑上的求反是“免费”获得的,而且用少于反相门所需的晶体管数目来设计非反相门电路是不可能的。 CMOS非反相缓冲器、与门和或门都可由反相器与相应的反相门连接组成。,2019/6/17,20,3.3 CMOS逻辑(续),与
7、或非门和或与非门,2019/6/17,21,3.5 CMOS电路的稳态电气特性,根据右图,可定义小于2.4伏的电压为CMOS低输入电平,而大于2.6伏的电压为高输入电平。 仅当输入在2.4伏和2.6伏之间时,反相器产生非逻辑输出电压。,工程实践表明,对低态和高态,应采用更为保守的规格。,2019/6/17,22,3.5 CMOS电路的稳态电气特性(续),VOHmin 输出为高态时的最小输出电压。 VOLmax 输出为低态时的最大输出电压。 VIHmin 能保证被识别为高态时的最小输入电压。 VILmax 能保证被识别为低态时的最大输入电压。 VCC:典型5.0V10%,VCC 0.1伏 地+0
8、.1伏 0.7VCC 0.3VCC,直流噪声容限:一种对噪声大小的度量,表示多大的噪声会使最坏输出电压被破坏成为不可识别的输入值。,2019/6/17,23,3.5 CMOS电路的稳态电气特性(续),HC系列CMOS的直流噪声容限: 假设VCC=4.5V 低态直流噪声容限=VILmax-VOLmax = 1.35 V -0 . 1 V=1.25 V 高态直流噪声容限=VOHmin-VIHmin =4.4v-3.15v=1.25V 通常,驱动其他CMOS输入时,CMOS输出的直流噪声容限都非常好。,2019/6/17,24,3.5 CMOS电路的稳态电气特性(续),3.5.2 带电阻性负载的电路
9、特性,当CMOS电路输出端与电阻性负载相连时,输出特性非理想 在任一逻辑状态下,CMOS“导通”输出晶体管存在非零电阻,而与输出端相连的负载就在该电阻上产生电压降 低态时,输出电压可能高于0.1 V 高态时,输出电压可能低于4.4 V,2019/6/17,25,3.5 CMOS电路的稳态电气特性(续),IOLmax 输出低态且仍能维持输出电压不大于VOLmax时,输出端能吸收的最大电流,又称为最大灌电流。 IOHmax 输出高态且仍能维持输出电压不小于VOHmin时,输出端可提供的最大电流,又称最大拉电流。,无论高态还是低态,输出结构自己都只消耗很小的电流。,实际上是给出各种输出状态(高态或低
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路
链接地址:https://www.31doc.com/p-2979469.html