《数字电子技术--刘汉华》第4章 组合逻辑电路.ppt
《《数字电子技术--刘汉华》第4章 组合逻辑电路.ppt》由会员分享,可在线阅读,更多相关《《数字电子技术--刘汉华》第4章 组合逻辑电路.ppt(125页珍藏版)》请在三一文库上搜索。
1、第四章 组合逻辑电路,内容提要,数字系统,组合逻辑电路,时序逻辑电路,任意时刻的输出仅仅取决于该时的输入,与电路原来的状态无关。,任意时刻的输出不仅与该时的输入有关,还与电路原来的状态有关。,4.1 概述,1.组合逻辑电路的特点,任意时刻的输出仅仅取决于该时的输入,与电路原来的状态无关。,例如对于右图所示电路,其输出端的逻辑式为,输出和输入的真值表如表4.1所示,此电路为半加器,当输入端的值一定时,输出的取值也随之确定,与电路的过去状态无关,无存储单元,属于组合逻辑电路。,又如P161图4.1.1所示电路,其输出端的逻辑式为,输出和输入的真值表如表4.1所示,此电路为全加器,当输入端的值一定时
2、,输出的取值也随之确定,与电路的过去状态无关,无存储单元,属于组合逻辑电路。,2. 逻辑功能的描述,逻辑功能的描述可以用逻辑函数、逻辑图及真值表来实现。由于逻辑图不够直观,一般需要将其转换成逻辑函数或真值表的形式。,对于任何一个多输入、多输出的组合逻辑电路来讲,都可以用4.1.2所示框图来表示。,其中:a1、 a2 an表示输入变量,y1、y2 ym表示输入变量,,其输出输入的逻辑关系可表述为,从电路结构上看,信号的流向是单向性的,没有从输出端到输入端的反馈。电路的基本组成单元是逻辑门电路,不含记忆元件。但由于门电路有延时,故组合逻辑电路也有延迟时间。,写成向量矩阵形式为,4.2.1 组合逻辑
3、电路的分析方法,4.2 组合逻辑电路的分析方法和设计方法,组合逻辑电路分析就是给定某逻辑电路,分析其逻辑功能。,分析的步骤为:逻辑图逻辑式(化简、变换)真值表逻辑功能。,a. 由所给电路写出输出端的逻辑式;,b.将所得的逻辑式进行化简;,d. 由真值表分析电路的逻辑功能,即是做什么用的。,c. 由化简后的逻辑式写出输出输入的真值表;,即:,例4.2.1 分析图 4.2.1所示逻辑电路的逻辑功能 P162。,解:a.由图可得,b.化简:,c.由上述最简逻辑式可得输出输入的真值表如表4.2.1所示,d.由真值表分析逻辑功能:由表知,当DCBA表示的二进制数在0,5时,Y0为1;当DCBA在6,10
4、时,Y1为1;当在11,16时,Y2为1。因此,此电路可用来判别输入的4位二进制数数值的范围,例4.2.1 分析图 4.2.1所示逻辑电路的逻辑功能。,解:a.由图可得,b.化简:,其卡诺图为,化简后,表4.2.1,c.由上述最简逻辑式可得输出输入的真值表如表4.2.1所示,d.由真值表可知此电路为非一致电路,即输入A、B、C取值不一样时输出为1,否则为0.其电路的特点是无反变量输入。,练习:如图4.2.3所示电路,分析其逻辑功能。,解:输出端的逻辑式为,输出输入真值表如表,此逻辑电路为全加器,4.2.2 组合逻辑电路的设计方法,组合逻辑电路的设计含义:,最简标准:,其步骤为,一、 进行逻辑抽
5、象,1. 分析事件的逻辑因果关系,确定输入变量和输出 变量;,2.定义逻辑状态的含义,即逻辑状态的赋值;,3.根据给定的逻辑因果关系列出逻辑真值表。,逻辑抽象的其步骤,指实现的电路所用的器件数最少、器件的种类最少、器件之间的连线也最少。,二 、写出逻辑函数式,根据对电路的具体要求和实际器件的资源情况而定。,如与非与非式,或非或非式等。,五 、根据化简或变换后的逻辑函数式,画出逻辑电路的连接图。,六 工艺设计,由得到的真值表写出输出变量的逻辑函数式。,三、 选定器件的类型,四 、将逻辑函数化简或变换成适当地形式,组合逻辑电路的设计过程也可用图4.2.4的框图来表示,下面举几个例子说明逻辑电路的设
6、计过程,例:交通灯监视电路:(要求用与非门单元电路实现),解: (1) 逻辑抽象:灯亮为1、不亮为0, 报警为1、不报警为0。,(2) 列真值表,真值表 RAG Z 000 1 001 0 010 0 011 1 100 0 101 1 110 1 111 1,(3)写出输出逻辑函数表达式:,(4) 选定器件类型(题目要求与非门): 可选74LS00;74LS10等。,(5)化简、变换逻辑函数表达式:,(6)画逻辑电路图 :,例3.2.3设两个一位二进制数A和B,试设计判别器,若AB,则输出Y为1,否则输出Y为0.,解:1.由题意列出真值表为,2. 由真值表写出输出端的逻辑式,3. 画出逻辑电
7、路图,如图3.2.5所示,解:根据题意列出真值表为,由真值表写出输出函数式为,卡诺图为,例3.2.4 设 x 和y 是两个两位的二进制数,其中 xx1 x2,yy1 y2,试设计一判别器,当x y 时,输出为1; 否则为0,试用与非门实现这个逻辑要求,则化简后的逻辑函数为,逻辑电路为,练习,1.试设计一逻辑电路供三人表决使用。每人有一电键,如果他赞成,就按电键,表示为1;如果不赞成,不按电键,表示0.表决结果用指示灯表示。若多数赞成,则指示灯亮,输出为1,否则不亮为0。,2.某同学参加四门课程考试,规定(1)课程A及格得1分,不及格为0分;(2)课程B及格得2分,不及格为0分;(3)课程C及格
8、得4分,不及格为0分;(4)课程D及格为5分,不及格为0分。若总得分大于8分(含8分),则可结业。试用与非门实现上述逻辑要求。,3.设计一个一位二进制全减器:输入被减数为A,减数为B,低位来的借位数为C,全减差为D,向高位的借位数为Ci.,4.3 若干常用的组合逻辑电路,4.3.1 编码器,编码:为了区分一系列不同的事物,将其中的每个事物用二值代码表示。如抢答器中,把先按键的选手号编码显示在屏幕上。,编码器:把输入的每一个高低电平信号变成一个对应的二进制代码。,编码器,先介绍普通编码器,二进制编码器,普通编码器,优先权编码器,二十进制编码器,理解电路功能,重点懂得应用,I0I7为信号输入端,高
9、电平有效;Y2Y1Y0为三位二进制代码输出端,由于输入端为8个,输出端为3个,故也叫做8线3线编码器,一、 普通编码器,如3位二进制普通编码器,也称为8线3线编码器,其框图如图4.3.1所示,其输出输入的真值表为,利用无关项化简得到其输出端逻辑式为,特点:任何时刻只允许输入一个编码信号,其逻辑电路如图4.3.2所示,图4.3.2 3位二进制编码器(8线3线编码器),二 、优先编码器,普通编码器:要求输入信号只能一个有效 优先编码器:输入可多个有效,但有优先级。对优先权最高的信号编码。,以8线3线优先编码器74HC148为例,内部电路如书P170,整理,分析:输出逻辑式,8线-3线优先编码器74
10、HC148 (设I7优先权最高,I0优先权最低)其真值表如表所示,进一步分析,其中S为选通输入端,当S0时,S 1时所有输出端均被锁定在高电平,即 I 7 I 011。当S1时,S 0,编码器正常工作。,为了扩展电路的功能和使用的灵活性,在8线3线优先编码器74HC148中附加了选通输出端Ys 和扩展端 Y EX,且由P170图4.3.3可知,输出为0时,电路工作无编码输入,输出为0时,电路工作有编码输入,从74HC148的真值表可总结输出扩展端的功能如下,分析完优先编码器的功能后,重点在于如何应用。 应用中,编码器的表示要明了,逻辑符号,配合前面的输出函数式、真值表,功能表,总结:,分析:
11、74HC148的功能表,例3.3.1试用两片74HC148接成16线4线优先编码器,将A0 A15 16 个低电平输入信号编为00001111 16个4位二进制代码,其中A15的优先权最高, A0的优先权最低,题目要求的“16线4线优先编码器”功能表,对比后修改功能表 (编码输出Y3Y2Y1Y0与题目要求反相),A15,A8,A7,A0,解:,由于74HC148输出端只有3个,要想根据要求输出为4线,必须借用第一片的扩展端YEX。由于有输入时,YEX0,无输入时YEX1,故加反相器可作输出四位二进制数码的最高位。,由于74HC148禁止工作或允许工作而无输入信号时,输出端的状态为111,故输出
12、四位二进制代码的低三位可由两片输出端与非构成。,其逻辑接线图如图4.3.4所示。,优先级,第一片为高优先权 只有(1)无编码输入时,(2)才允许工作 第(1)片YEX0时表示对A15 A8 的编码 低3位输出应是两片的输出的“与非”,三、 二十进制优先编码器74LS147,即将十个信号编成10个BCD代码。其内部逻辑图见书P173图4.3.5所示。其逻辑符号如图4.3.5所示,其中:,I9 I0为10个输入信号, I9的优先权最高, I0的优先权最低; Y3 Y0为四位二进制BCD码的输出端,其功能表为,注:1. 当I0有输入信号,其他输出为高电平,输出Y3 Y2 Y1 Y01111;,2.
13、输出代码为对应二进制BCD码的反码,如I60时,输出为Y3 Y2 Y1 Y01001 ,为0110的反码,4.3.2 译码器,译码器就是将每个输入的二进制代码译成对应的输出高、低电平信号,和编码器逆过程。常用的译码器分为二进制译码器、二十进制译码器和显示译码器。,一、二进制译码器,即将N位二进制代码译成2N个高低电平信号,称为N线 2N线译码器。如N3,则可译2N8个高低电平信号,称为3线8线译码器。,图3.3.6为3线8线译码器的框图。其中: A2A0为二进制代码输入端; Y7Y0为信号输出端,图4.3.6 3线8线译码器的框图,其真值表如表,各输出端逻辑式为,称为最小项译码器,上述最小项3
14、线8线译码器由二极管与门阵列构成的电路如图4.3.7所示,设Vcc5V,输入信号的高低电平为3V和0V,二极管导通压降为0.7V,1.二极管与门阵列构成的3位二进制译码器,图4.3.7二极管与门阵列构成的3线8线译码器,则当A2A1A0=010时,则只有Y21,注:二极管构成的译码器优点是电路比较简单。缺点是电路的输入电阻低输出电阻高。另外存在输出电平移动问题。通常用在中大规模的集成电路中。,图4.3.7二极管与门阵列构成的3线8线译码器,二进制数码由A2 A0输入,输出为低电平有效,输出端的逻辑式可以写成,*增加了附加控制端,控制端的逻辑式为,2.中规模集成译码器74HC138,74HC13
15、8是由CMOS门构成的3线8线译码器,其逻辑图如图4.3.8所示,图4.3.8,附加控制端,输出端低电平有效,输入端,图4.3.9为74HC138的逻辑符号,其逻辑功能表为,注: a.当附加控制端S10或S2 S3=1时,译码器被禁止工作,输出端状态全部为高电平;,b. 当S11,S2 S30时,译码器处于工作状态;,c. 当译码器工作时,输出端的逻辑式为Yi= mi , 输出端状态为输入的三变量最小项取反的形式,故这种译码器也叫最小项译码器。,d. 此译码器也可以作为数据分配器(多路输出器),当S2 S30时,数据可由S1端输入,具体从哪个输出端输出要由A2A1A0决定,故S1端称为数据输入
16、端, A2A1A0称为地址输入端。如当A2A1A0 =101时,其他端输出为高电平,只有Y5=(s m 5) = s ,简化的功能表,分析方法1:从真值表分析,例3.3.2 试用两片3线8线译码器74HC138组成4线16线译码器,将输出的4位二进制代码D3 D2 D1 D0译成16个独立的低电平信号Z0 Z15,实现的电路如图4.3.10所示,图4.3.10,D3=0(1)片工作,(2)片不工作,D3=1(1)片不工作,(2)片工作,Z i = m i,分析方法2:根据逻辑函数式分析,用两片138,令:,令第一片138:,令第二片138:,则:,则:,二十进制译码器就是将10个BCD代码译成
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电子技术-刘汉华 数字电子技术-刘汉华第4章 组合逻辑电路 数字 电子技术 刘汉华 组合 逻辑电路
链接地址:https://www.31doc.com/p-3046982.html