第五部分Pentium微处理器的硬件接口教学课件.ppt
《第五部分Pentium微处理器的硬件接口教学课件.ppt》由会员分享,可在线阅读,更多相关《第五部分Pentium微处理器的硬件接口教学课件.ppt(51页珍藏版)》请在三一文库上搜索。
1、第五章 Pentium微处理器的硬件接口,1. Pentium微处理器的封装,2. Pentium微处理器的电气特性,3. Pentium微处理器的引脚功能,4. Pentium的总线周期,1. Pentium微处理器的封装,1993年开始推出,共生产三代: P5(Pentium 60/66) P54C(Pentium 75/90/100/120/133/150/166/200), P55C(Pentium MMX 166/200/233,P5,0.8m生产工艺,集成度310万个晶体管 封装在273引脚的陶瓷PGA管壳内,P5的引脚分布,P5,168个信号引脚 50个Vcc引脚5V电源 49个
2、Vss引脚接地 6个NC引脚,必须保持在非连接状态,Socket 4插座 ZIF插座 273引脚,P54C,0.6m 生产工艺,集成度330万个晶体管 296引脚的交错式引脚栅格阵列(SPGA)封装 陶瓷管壳,P54C的引脚分布,175个信号引脚 53个Vcc引脚3.3V电源 53个Vss引脚接地 15个NC/INC引脚,必须保持在非连接状态,Socket 7插座 ZIF插座 321个引脚,P54C,P54C与P5的引脚外观完全不同,P55CPentium MMX,0.35m 生产工艺,集成度450万个晶体管 塑料管壳交错引脚栅格阵列(PPGA)封装 296引脚,Socket 7插座 ZIF插
3、座 321个引脚,Pentium MMX要求两个分开的操作电压,一个用来驱动处理器内核,一个用来向处理器的I/O引脚供电 28个VCC3引脚3.3V(I/O电源) 23个VCC2引脚2.8V(核心电源) 53个Vss引脚接地 15个NC/INC引脚,必须保持在非连接状态,P55C与P54C在信号引脚上保持兼容 区别: Y35NC(P55C),FRCMC#(P54C) AL10VCC2DEF# (P55C),INC(P54C),P55CPentium MMX,2. Pentium微处理器的电气特性,以P54C为例,电源要求,所有Vcc输入都是3.3V 输入和输出都是3.3V的JEDEC标准电平,
4、两者均为TTL兼容的 CLK和PICCLK输入可允许接收5V的输入信号,因而可以使用5V或3.3V的时钟驱动器,直流特性,输入特性: 低电平 0.8V 高电平 2.0V 输出特性: 低电平 0.4V 高电平 2.4V 输入/输出特性与标准逻辑元件是一致的,3. Pentium微处理器的引脚功能,将信号线分成4组: 存储器/IO接口 中断接口 总线仲裁接口 高速缓存控制接口,ADS# 地址状态,低电平有效 M/IO# 存储器/IO指示,有效电平1/0 高电平为存储器总线周期 低电平为I/O总线周期,存储器/IO接口,存储器的组织,存储器/IO接口,I/O空间的组织,存储器/IO接口,A31A3,
5、地址线 和字节选通信号BE7#BE0#一起定义被访问的存储器或I/O的物理区域,实模式下只有低17位地址线A19A3有效 保护模式下全部29条地址线都有效,无论实模式还是保护模式,均具有64KB独立的I/O地址空间,在寻址I/O设备时,仅需使用地址线A15A3和BE4#BE0#,存储器/IO接口,A20M#,地址第20位屏蔽 完成屏蔽地址线第20位的功能 若A20M#为0,则在访问内部高速缓存或外部存储器时地址线第20位被屏蔽 实模式时须置起A20M#,保护模式下该信号未定义,存储器/IO接口,BE7#BE0#,字节选通信号 用于在当前的传送操作中选通哪几个字节,D63D0,64条数据线 D7
6、D0定义数据总线的最低字节, D63D56定义数据总线的最高字节,存储器/IO接口,在一个总线周期内,经过数据总线可以传送字节、字、双字、四字,Pentium通过激活相应的BE?#来做到这一点,例:当BE7#BE0#为11110000B时,将产生何种数据传送类型,数据传送经过那些数据线? 双字经过D31D0传送,存储器/IO接口,存储器/IO接口,DP7DP0 数据奇偶校验信号,PCHK# 奇偶校验状态信号,Pentium为每个数据字节加入校验码 在写总线周期中,为D0D63上每一字节产生一位偶校验码,通过DP7DP0输出 在读总线周期中, D0D63及DP7DP0上的数据按字节进行对应的偶校
7、验,如出现错误,PCHK#信号将逻辑0送至外部电路,存储器/IO接口,PEN# 校验允许信号,用于确定发生校验错误时是否进行异常处理 如PEN#为低电平,则Pentium自动执行异常处理,AP 地址校验信号,Pentium可以对地址信号进行校验,只要地址在A3A31信号线上输出,就会产生偶校验位在AP引脚上输出,如果在查询周期在地址总线上检测到错误,APCHK#信号置为逻辑0,存储器/IO接口,上的数据按字节进行对应的偶校验,如出现错误,PCHK#信号将逻辑0送至外部电路,APCHK# 地址奇偶校验状态信号,存储器/IO接口,W/R#,读/写控制信号 写(高电平),读(低电平),D/C#,数据
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第五 部分 Pentium 微处理器 硬件 接口 教学 课件
链接地址:https://www.31doc.com/p-3123769.html