《微机原理与接口技术教案ppt课件.ppt》由会员分享,可在线阅读,更多相关《微机原理与接口技术教案ppt课件.ppt(28页珍藏版)》请在三一文库上搜索。
1、微机原理与接口技术,教案,第 2 章 80x86微处理器 及其系统结构,第 2 章 80x86微处理器 及其系统结构,2.1 8086/8088微处理器 2.2 8086/8088系统组成 2.3 现代微处理器系统 习题例,8086/8088微处理器,Intel公司相继推出的8086/8088,80286,32位的80386,80486,一直到全新的Pentium(80586)这一微处理器系列被称作Intel 80x86系列,是当今微机主流机型。 16位微处理器8086集成了2.9万只晶体管,+5V电源,主频5MHz/10MHz,内/外部数据总线16位,地址总线20位,可寻址空间达1MB(内存
2、寻址1MB ,I/O端口寻址64KB )。 准16位微处理器8088是PC/XT个人计算机的微处理器。8088和8086的内部结构基本相同,软件也完全兼容。 它们主要区别:8086外部数据总线是16位,8088外部数据总线是8位。,8086/8088微处理器结构, 8086/8088 两个独立的工作部件: 执行部件EU(Execution Unit) 总线接口部件BIU(Bus Interface Unit) EU = ALU+ 执行CU+ R 阵列 负责指令的译码和执行 BIU = 指令队列+地址+ R 阵列 + 总线 CU 负责与存储器或者I/O接口传送信息 BIU 和 EU 采用“流水线
3、式”的非同步工作模式,使得总线控制逻辑和指令执行逻辑之间既互相独立又互相配合。,8086/8088结构示意图,8086/8088的寄存器,状态标志: ZF 零标志 1=结果为0, 0=结果不为0 SF 符号标志 1=结果符号位为负,0=结果符号位为正 OF 溢出标志 1=表示有符号数运算超出(补码)范围 CF 进位标志 1=结果有进位,0=结果无进位 AF 辅助进位标志 (用于十进制数调整指令) PF 奇偶标志 1=结果偶数个1,0=结果奇数个1 控制标志: DF 方向标志 (为串操作指令指明偏移址改变的方向) IF 中断标志 1=允许外部中断 TF 陷井标志 1=处理机进入单步执行方式,标志
4、状态寄存器,15 11 10 9 8 7 6 4 2 0,8086/8088存储器组织,8086/8088存储器以字节为单位。字节单元的地址码20位,存储器容量为1M字节( 1MB ),即存储器地址为 00000H0FFFFFH。 存储器组织是一个分段结构。每段最大可为64KB。 存储器20位地址码为物理地址,直接使用的是逻辑地址。 逻辑地址:段基址(16位2#): 偏移址( 16位2#) 物理地址 = 24 + ,例如: 逻辑地址 1100H:02A0H 物理地址 1100H 24 02A0H =11000H02A0H=112A0H (DS)= 2000H,(BX)= 2000H DS: B
5、X表示的物理地址是22000H,8086/8088的总线周期,8086/8088通过BIU完成的一次总线操作,称作一个总线周期。 一个总线周期由若干个时钟周期(T)组成。 8086/8088的基本总线周期,由T1,T2,T3,T4表示的4个时钟周期组成。 总线读/写操作基本总线周期的时序: 在T1状态,输出读/写对象的地址; 在T2T3状态,数据总线传送数据; 在T4状态,表示读/写结束。,TW时钟和TI时钟,TW时钟状态 用基本总线周期读/写操作时,系统的“Ready”电路会产生READY信号。当检测到READY无效信号,表示数据传送未完成,在T3之后插入1n个等待周期TW 。读/写总线周期
6、实际是(4+n)T 。 在基本总线周期中插入TW状态,是快速CPU对慢速存储器或I/O设备的一种等待。 TI时钟状态 当不需要执行总线操作时,插入1n个空闲周期TI,进入总线空闲状态(空操作)。TI只是指总线操作的空闲,CPU内部仍可进行操作。 在两个总线周期之间插入TI状态,是总线接口部件BIU对执行部件EU的一种等待。,8086/8088的引脚特性,8086/8088微处理器可以有两种工作组态(模式),即最小模式(单处理器)和最大模式(多处理器)。 MN/MX(33引脚):最小/最大模式选择信号。 MN/MX=1(Vcc),设置为最小模式; MN/MX=0(GND),设置为最大模式。 80
7、86/8088为40引脚的双列直插式组件封装。其中,地址和数据引脚,功能复用;2431引脚,取决于最小/最大模式的不同,功能复用。 8086/8088最小模式的所有具有三态的引脚,在处理器让出总线控制权时呈现高阻态(浮空态)。,8086/8088引脚图,8088的引脚 8086的引脚,8088最小模式的引脚,CLK :系统时钟(T)信号,输入。 RESET:系统复位信号,输入。 AD7AD0 :地址/数据复用线,双向,三态。(8086是AD15AD0 ) A19A8 :地址线,输出,三态。 (8086是A19A16 ) ALE :地址锁存信号,输出,高电平有效。 ( T1有效) RD、WR :
8、读、写选通信号,输出,低电平有效。(互斥) IO/M :存储器或I/O选通信号,输出。 (8086是M/IO ) DEN、DT/R:数据允许、数据收/发信号,输出。 ( T2 T4有效) READY,TEST :系统控制信号,输入。 NMI,INTR,INTA :中断请求和中断响应信号,输入/出。 HOLD,HLDA:总线请求、总线允许信号,输入/出。 (DMA方式 ),8086/8088读/写操作例, MOV AL,2000H ;从存储器读一个字节数 EU译码,通知BIU 执行一个“存储器读”总线周期; BIU的地址加法器得到20位内存地址码,在T1时刻输出到地址锁存器,进而在AB总线上保持
9、A19A0地址信号;同时BIU产生相关控制有效信号:M/IO=1,RD=0,WR=1,从存储器取得的字节数,经DB总线的D7D0读入BIU,再传送给AL 。 OUT 80H,AL ;往接口写(输出)一个字节数 EU译码,通知BIU 执行一个“I/O写”总线周期; BIU把16位I/O地址码在T1时刻输出到地址锁存器,进而在AB总线上保持A15A0地址信号;同时BIU产生相关控制有效信号:M/IO=0,RD=1,WR=0, AL的数据,经DB总线的D7D0写到相应I/O地址的接口。,8086/8088系统结构,8086/8088微机系统组成由最小模式、最大模式的不同,而有所差异。最小/最大模式具
10、有共性的特点: MN/MX端接Vcc或GND,决定是最小模式或最大模式。 8284A时钟发生器,外接15MHz振荡源,经8284A三分频后,得到5MHz主频送系统时钟端CLK。 地址锁存器8282(3片),在T1时锁存地址/数据复用线上的A19A0地址信号。 数据驱动/收发器8286(1/2片),当系统所连的存储器和外设较多,需要增加数据总线驱动能力时可选用。 系统组成还必须有半导体存储器RAM和ROM,外部设备的I/O接口,中断控制管理部件等组件。,最小模式系统组成示意图,最大模式系统(多处理器系统)有两个或两个以上能进行译码和执行指令的处理器组成。 系统处理器可以是通用处理器,也可以是专用
11、处理器协处理器。最常用的协处理器是数值数据处理器(如,8087 NDP)和输入/输出处理器(如,8089 IOP)。 最大模式系统有多种组成结构,其共同的特征是:所有的处理器共享系统总线,共享系统存储器和I/O设备。因此,增加了总线控制器8288 和总线裁决器8289,以解决处理器之间的协调、通信,多个部件对总线的共享,以及对总线请求部件进行判优裁决等问题。 8086/8088最大模式系统许多控制信号不再由8086/8088直接发出,而是由总线控制器8288对控制信号进行变换和组合,得到系统各种总线控制信号。,8086/8088最大模式组成,最大模式系统组成示意图,PC/XT微机系统组成例,8
12、0x86微处理器技术指标,80386微处理器的特点,80386是典型的第一代CISC(Complex Instruction Set Computer复合指令集计算机)体系结构的32位微处理器。 80386采用全32位结构。提供32位外部数据、地址总线。可寻址4GB物理存储空间, 64TB虚存空间。 80386按功能划分由6个部件组成:总线接口部件、指令预取部件、指令译码部件、指令执行部件、分段部件和分页部件。 80386可配置数值协处理器80287、80387,以实现高速数值处理。 80386具有三种工作方式:实方式、保护方式和虚拟8086方式。,80486在Intel微处理器的历史上首次采
13、用了RISC(Reduced Instruction Set Computer精简指令集计算机)技术。 80486由8个基本部件组成:总线接口部件、指令预取部件、指令译码部件、执行部件、控制部件、存储管理部件、高速缓存部件和高性能浮点处理部件。 80486内部总线有32、64、128位三种。采用了突发总线技术,可以同 RAM 进行高速数据交换。 80486配置了指令和数据共用的8KB高速缓冲存储器。 80486芯片内设置了一个数值协处理器,直接具有浮点数据处理能力。 80486采用了有助于构成多处理器系统的硬件结构。,80486微处理器的特点,Pentium微处理器的特点,Pentium是CR
14、ISP(CISC+RISC)体系结构 “雏形”的32位处理器。 Pentium实现了0.8m集成技术。有3种指令处理部件:RISC型CPU、80386处理部件和浮点处理部件。 Pentium采用了超标量流水线设计。增设了动态转移预测机构,可以预测分支程序的指令流向。 Pentium的内部和外部工作频率一致。内部总线32位,外部总线64位,在一个总线周期内可将数据传输量增加一倍。 Pentium采用双Cache结构,两级Cache达16KB24KB,数据宽度为32位。 Pentium的浮点运算部件在执行过程分为8级流水。Pentium还改进了指令系统的微程序算法。,32位微处理器的寄存器,数据寄
15、存器 32位数据寄存器:EAX,EBX,ECX,EDX 16位数据寄存器:AX,BX,CX,DX 8位数据寄存器:AH,AL,BH,BL,CH,CL,DH,DL 地址寄存器 32位内存地址寄存器:ESI,EDI,EBP,ESP,EIP 16位内存地址的寄存器:SI,DI,BP,SP,IP 16位段基址寄存器:CS,DS,ES,SS,FS,GS 控制寄存器 32位标志寄存器EFLAGS 32位控制寄存器CR0CR4 调试寄存器DR0DR7 测试寄存器TR6TR7。,32位微处理器工作方式,实地址方式 32位微处理器的实地址方式,主要是用于开机后为进入保护方式做准备。 保护方式 32位微处理器的基
16、本工作方式是保护方式。保护方式下微处理器支持多任务运行,进行虚拟存储管理等。 虚拟8086方式 虚拟8086方式是保护方式下某个任务的工作方式,即虚拟8086方式允许在保护方式下运行多个8086程序。,习题2.5,习题2.6,2.5 系统RESET信号有效时(复位),各寄存器内容和总线状态是什么?系统复位,首先执行的是一条什么指令? 系统RESET信号有效时,即系统复位,仅CS寄存器为全1,其他寄存器均清0,总线状态初始化。系统复位,由于CS=0FFFFH,IP=0,硬件生成“JMP 0FFFF0H”指令,开始执行ROM中的监控程序,进而做整个系统的引导。 2.6 说明8086/8088微机在
17、进行存储器读、存储器写、I/O读、I/O写操作时,M/IO, RD, WR引脚信号分别是什么逻辑电平组合?,习题2.7,2.7 如果用DEBUG命令显示出8086/8088以下各寄存器的内容: AX=0000 BX=0000 CX=006D DX=0000 DS=2000 ES=2000 SS= 4100 SP=0120 CS=1100 IP=00B8 请画出此时存储器分段的示意图,并指出此时 的指令地址和堆栈地址。 数据(DS)段和附加数据(ES)段的首地址 均为20000H。 代码(CS)段的首地址均为11000H,此时的 指令地址(CS:IP)为110B8H。 堆栈(SS)段的首地址均为41000H,此时 的堆栈栈顶地址(SS: SP)为41120H。,习题2.9,2.9 给出8086/8088,80386,80486,Pentium微处理器的字长、地址线、数据线的数目,并分别推算出各自的内存寻址空间。 8086/8088微处理器字长16位,地址线20根,数据线16根, 内存寻址空间1MB; 80386微处理器字长32位,地址线32根,数据线32根, 内存寻址空间4GB; 80486微处理器字长32位,地址线32根,数据线32根, 内存寻址空间4GB; Pentium微处理器字长32位,地址线36根,数据线64根, 内存寻址空间64GB。,
链接地址:https://www.31doc.com/p-3195589.html