可编程逻辑器件--PLD.ppt
《可编程逻辑器件--PLD.ppt》由会员分享,可在线阅读,更多相关《可编程逻辑器件--PLD.ppt(52页珍藏版)》请在三一文库上搜索。
1、可编程逻辑器件PLD,电信系数字视频中心 鲁放,课程简介,脉冲与数字电路为基础:学习了数字电路的基本设计方法。 可编程逻辑器件:面向实际工程应用,紧跟技术发展,掌握数字系统新的设计方法。 数字信号处理:后续课程,应用的一个方面,由FPGA代替DSP来实现算法,提高系统的速度。,课程宗旨,更新数字电路的设计观念,建立用PLD器件取代传统TTL器件设计数字电路的思想 更新数字系统设计手段,学会使用硬件描述语言(Hardware Description Language)代替传统的数字电路设计方法来设计数字系统。,可编程逻辑器件的定义,逻辑器件:用来实现某种特定逻辑功能的电子器件,最简单的逻辑器件是
2、与、或、非门(74LS00,74LS04等),在此基础上可实现复杂的时序和组合逻辑功能。 可编程逻辑器件(PLDProgrammable Logic Device):器件的功能不是固定不变的,而是可根据用户的需要而进行改变,即由编程的方法来确定器件的逻辑功能。,课程内容,器件为什么能够编程 了解大规模可编程逻辑器件的结构及工作原理 怎样对器件编程 熟悉一种EDA软件的使用方法(工具) 以Altera公司的MaxPlusII为例 掌握一种硬件描述语言(方法),以设计软件的方式来设计硬件(重点) 以VHDL语言为例,教学安排,理论教学(12学时) 上机实践(20学时) 考核方式 实验成绩(实验报告
3、) 理论笔试(考试) 上机考试(上机操作),参考书,王金明,数字系统设计与Verilog HDL,电子工业出版社。 杨晖,大规模可编程逻辑器件与数字系统设计,北京航空航天大学出版社。 褚振勇,FPGA设计及应用,西安电子科技大学出版社。 ,脉冲与数字电路课程的回顾,布尔函数数字系统数学基础(卡诺图) 数字电路设计的基本方法 组合电路设计 问题逻辑关系真值表化简逻辑图 时序电路设计 列出原始状态转移图和表状态优化状态分配触发器选型求解方程式逻辑图,脉冲与数字电路课程的回顾,使用中、小规模器件设计电路(74、54系列) 编码器(74LS148) 译码器(74LS154) 比较器(74LS85) 计
4、数器(74LS193) 移位寄存器(74LS194) ,脉冲与数字电路课程的回顾,设计方法的局限 卡诺图只适用于输入比较少的函数的化简。 采用“搭积木”的方法的方法进行设计。必须熟悉各种中小规模芯片的使用方法,从中挑选最合适的器件,缺乏灵活性。 设计系统所需要的芯片种类多,且数量很大。,脉冲与数字电路课程的回顾,采用中小规模器件的局限 电路板面积很大,芯片数量很多,功耗很大,可靠性低提高芯片的集成度 设计比较困难能方便地发现设计错误 电路修改很麻烦提供方便的修改手段 PLD器件的出现改变了这一切,PLD出现的背景,电路集成度不断提高 SSIMSILSIVLSI 计算机技术的发展使EDA技术得到
5、广泛应用 设计方法的发展 自下而上自上而下 用户需要设计自己需要的专用电路 专用集成电路(ASICApplication Specific Integrated Circuits)开发周期长,投入大,风险大 可编程器件PLD:开发周期短,投入小,风险小,PLD器件的优点,集成度高,可以替代多至几千块通用IC芯片 极大减小电路的面积,降低功耗,提高可靠性 具有完善先进的开发工具 提供语言、图形等设计方法,十分灵活 通过仿真工具来验证设计的正确性 可以反复地擦除、编程,方便设计的修改和升级 灵活地定义管脚功能,减轻设计工作量,缩短系统开发时间 保密性好,管脚数目: 208个 电源: 3.3V(I/
6、O) 2.5V(内核) 速度 250MHz 内部资源 4992个逻辑单元 10万个逻辑门 49152 bit的RAM,PLD的发展趋势,向高集成度、高速度方向进一步发展 最高集成度已达到400万门 向低电压和低功耗方向发展,5V3.3V2.5V1.8V更低 内嵌多种功能模块 RAM,ROM,FIFO,DSP,CPU 向数、模混合可编程方向发展,大的PLD生产厂家, 最大的PLD供应商之一 FPGA的发明者,最大的PLD供应商之一 ISP技术的发明者 提供军品及宇航级产品,PLD器件的分类按集成度,低密度 PROM,EPROM,EEPROM,PAL,PLA,GAL 只能完成较小规模的逻辑电
7、路 高密度,已经有超过400万门的器件 EPLD ,CPLD,FPGA 可用于设计大规模的数字系统集成度高,甚至可以做到SOC(System On a Chip),PLD器件的分类按结构特点,基于与或阵列结构的器件阵列型 PROM,EEPROM,PAL,GAL,CPLD CPLD的代表芯片如:Altera的MAX系列 基于门阵列结构的器件单元型 FPGA,PLD器件的分类按编程工艺,熔丝或反熔丝编程器件Actel的FPGA器件 体积小,集成度高,速度高,易加密,抗干扰,耐高温 只能一次编程,在设计初期阶段不灵活 SRAM大多数公司的FPGA器件 可反复编程,实现系统功能的动态重构 每次上电需重
8、新下载,实际应用时需外挂EEPROM用于保存程序 EEPROM大多数CPLD器件 可反复编程 不用每次上电重新下载,但相对速度慢,功耗较大,数字电路的基本组成,任何组合电路都可表示为其所有输入信号的最小项的和或者最大项的积的形式。 时序电路包含可记忆器件(触发器),其反馈信号和输入信号通过逻辑关系再决定输出信号。,PLD的逻辑符号表示方法,与门,乘积项,PROM结构,与阵列为全译码阵列,器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器,不适于实现逻辑函数。 EPROM和EEPROM,用PROM实现组合逻辑电路功能,实现的函数为:,固定连接点 (与),编程连
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 可编程 逻辑 器件 PLD
链接地址:https://www.31doc.com/p-3198480.html