PCB - 高速BGA 封装与PCB 差分互连结构的设计与优化.doc
《PCB - 高速BGA 封装与PCB 差分互连结构的设计与优化.doc》由会员分享,可在线阅读,更多相关《PCB - 高速BGA 封装与PCB 差分互连结构的设计与优化.doc(7页珍藏版)》请在三一文库上搜索。
1、PCB | 高速BGA 封装与PCB 差分互连结构的设计与优化随着电子系统通信速率的不断提升,BGA封装与PCB互连区域的信号完整性问题越来越突出。针对高速BGA封装与PCB差分互连结构进行设计与优化,着重分析封装与PCB互连区域差分布线方式,信号布局方式,信号孔/地孔比,布线层与过孔残桩这四个方面对高速差分信号传输性能和串扰的具体影响。利用全波电磁场仿真软件CST建立3D仿真模型,最后时频域仿真验证了所述的优化方法能够有效改善高速差分信号传输性能,减小信号间串扰,实现更好的信号隔离。近年来,球栅阵列(BGA)封装因体积小,引脚多,信号完整性和散热性能佳等优点而成为高速IC广泛采用的封装类型。
2、为了适应高速信号传输,芯片多采用差分信号传输方式。随着芯片I/O 引脚数量越来越多,BGA焊点间距越来越小,由焊点、过孔以及印制线构成的差分互连结构所产生的寄生效应将导致衰减、串扰等一系列信号完整性问题,这对高速互连设计提出了严峻挑战。目前国内外学者对于板级信号完整性问题的研究仍多集中于水平传输线或者单个过孔的建模与仿真,频率大多在20 GHz以内。对于包括过孔、传输线的差分互连结构的传输性能以及耦合问题研究较少。并没有多少技术去减少封装与PCB互连区域垂直过孔间的串扰。本文针对高速BGA封装与PCB差分互连结构进行设计与优化。着重分析改进差分布线方式,信号布局方式,信号孔/地孔比,布线层与背
3、钻这四个方面对改善高速差分信号传输性能和串扰的具体影响。利用全波电磁场仿真软件CST微波工作室建立3D仿真模型。仿真频率最高达到40 GHz,在时域和频域同时验证了所述优化方法的有效性。1 物理模型1.1 差分互连结构在高速信号传输中,差分信号因具有减小轨道塌陷和电磁干扰、提高增益、消除共模噪声和开关噪声干扰等优点而被广泛使用。高速差分信号通过IC封装到达PCB板各层进行传播,为了实现BGA封装基板与PCB各层的电气连接,由水平差分线和垂直差分过孔共同构成了差分互连结构,如图1所示。图1 BGA封装与PCB板垂直互连结构1.2 仿真环境及参数设置本文采用的仿真环境为全波电磁场仿真软件CST微波
4、工作室,集时频域算法为一体,含多个全波及高频算法,可仿真任意结构、任意材料下的S 参数,并可以与电路设计软件联合仿真。几种优化方案均由CST微波工作室建立三维物理模型,PCB 的层叠结构如图2 所示,PCB板共12层,第1,3,5,8,10,12层为信号层(走线层),第2,4,6,7,9,11 层为电源或地层。板厚为97.6 mil,板材介电常数3.8,损耗正切0.012。0.8 mm间距BGA扇出过孔间距为31.4 mil,过孔孔径8 mil,线宽/线距5 mil,差分走线在第10层。图2 PCB板层叠结构剖面图2 优化与设计本节着重从四个方面进行设计优化,以改善高速差分信号的传输性能及信号
5、间串扰。分别为差分布线方式,信号分布方式,信号孔/地孔比,布线层选择与过孔残桩。CST仿真的结果以S 参数的形式体现,仿真频率最高达40 GHz,在时域和频域同时验证所述优化方法的有效性。2.1 布线方式差分信号从过孔引出时,不同的布线方式会对差分信号的传输特性有很大的影响,如果传输线不能等长等距,就会引起信号失真,产生共模噪声。如图3所示,信号从过孔引出时分别采取三种布线方式,0,90转角,45转角,每对差分过孔周围有两个隔离地孔。布线在PCB板第10层。图3 三种差分线引出方式图4是以上三种不同布线方式的插入损耗。显然,第一种水平对称的方式传输性能最好。差分信号最重要的就是等长等距,等长的
6、目的是要确保时序的准确与对称性,两条传输线上的任何时延差或错位,都会导致差分信号失真,并使部分差分信号变成共模信号,产生电磁干扰。等距的目的是保持差分阻抗的一致性。45和90转角在布线时都无法做到绝对的等长等距,产生相位差和共模噪声。图4 不同布线方式下差分对的插入损耗图5和图6分别从频域和时域展示了三种布线方式所产生的共模噪声。不论是45转角还是90转角,产生的共模噪声都比0高得多,而45转角布线要略优于90转角。图5 不同布线方式下共模噪声频域比较图6 不同布线方式下共模噪声时域比较根据经验法则,为了把错位维持在信号上升边10%以内,要求两线长度匹配至上升边空间延伸的10%以内。这种情况下
7、,对走线总长度的匹配要求如下:L =0.1RTv式中:L 表示为错位维持在上升边的10%以内,两条走线之间的最大长度偏差;RT表示信号的上升边;v 表示差分信号的传播速度。如果信号的传播速度大致为6 in/ns,上升边为100 ps,那么两条走线的长度应匹配至其偏差小于60 mil。由于高速信号上升时间越来越短,留给缘于走线长度偏差的错位预算在不断变小,使得走线长度之间的匹配显得愈加重要。因此在实际应用中,应尽量采用0这样水平对称的方式布线,来达到等长等距的目的。2.2 信号分布方式BGA封装管脚在扇出时通过过孔连接至PCB板其他各层,几十对差分对同时高密度、长线并行,相邻的传输线由于电场和磁
8、场的作用(耦合电容/耦合电感),一对差分线传输的信号会对相邻的传输线产生串扰9。由于BGA焊点的排列是固定的,因此焊盘和过孔的位置取决于焊点的分布,合理的BGA管脚信号布局可以改善差分对之间的串扰。不同信号分布方式见图7。图7 不同信号分布方式如图7所示的两种布局方式:3对信号横向水平布置;3对信号正交布置。每对信号周围各有两个隔离地孔。中间为受扰线,两边为干扰线,根据走线将3对差分对定义成6个差分端口,D1D3为BGA扇出端,通过观察D4,D6端口对D2端口的远端串扰来分析相邻通道的串扰情况,由于两边对称,只需观察D4端口对D2端口的串扰。差分对远端串扰比较如图8所示。图8 不同信号分布方式
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- PCB 高速BGA 封装与PCB 差分互连结构的设计与优化 高速 BGA 封装 互连 结构 设计 优化
链接地址:https://www.31doc.com/p-3269214.html