Xilinx DDR2 IP 核控制器设计方案介绍与实现.doc
《Xilinx DDR2 IP 核控制器设计方案介绍与实现.doc》由会员分享,可在线阅读,更多相关《Xilinx DDR2 IP 核控制器设计方案介绍与实现.doc(3页珍藏版)》请在三一文库上搜索。
1、Xilinx DDR2 IP 核控制器设计方案介绍与实现提出一种便于用户操作并能快速运用到产品的DDR2控制器IP核的FPGA实现,使用户不需要了解DDR2的原理和操作方式的情况下,依然可以通过IP核控制DDR2。简单介绍了DDR2的特点和操作原理,并对DDR2控制器的IP核进行了模块化的划分,分析了每个模块的功能。强调了用户接口功能的完善,并介绍了IP核的操作流程,使每个用户都能轻松的使用该IP核。1引言DDR2作为主流的内存具有存取速度快、存储量大、成本较低等特点,因此被广泛地运用到计算机、汽车导航系统、高清数字电视、数码相机等电子行业的各大领域当中。随着科技的发展,FPGA的技术也在不断
2、进步,FPGA的性能、稳定性、容量等指标已经有了很大的提高。鉴于FPGA的发展和DDR2高性能的表现,越来越多的研发人员会通过FPGA直接对DDR2进行控制,这时他们必须对DDR2的工作原理有深入的了解,但这样就很可能加大了研发周期,直接影响了公司的经济效益。因此设计一款开发人员完全不需要了解DDR2工作原理的DDR2控制器IP核是非常具有实际意义的。本文提出了一款方便用户使用的DDR2控制器方案。用户不需要了解DDR2的工作原理,只用控制有限的几个用户接口就可以对DDR2进行操作,在产品开发时可以大大缩短开发周期。2DDR2的特点DDR2是基于JEDEC(Joint Electronic D
3、evice Engineering Council)标准的外部存储设备,并且DDR2还有着低功耗,高密度和高频率等特点。与DDR相比DDR2具有如下特点:1)相同的核心的频率的情况下,DDR2的工作频率是DDR的两倍。2)ODT(on.Die TerminaTIon)片内终结器:为了防止信号反射问题,DDR2中集成了ODT。ODT能够吸收线路终端的信号的影响,而且能使得信号质量更高和数据传输更快。3)OCD(Off-Chip Driver)离线驱动调整:通过调整输出驱动的上拉/下拉电阻值,使得充、放电动作的电压误差减到最小,调整DQS和DQS的波形交叉点,平衡参考时钟的上升沿和下降沿波形,从而
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Xilinx DDR2 IP 核控制器设计方案介绍与实现 控制器 设计方案 介绍 实现
链接地址:https://www.31doc.com/p-3275256.html