器件物理.ppt
《器件物理.ppt》由会员分享,可在线阅读,更多相关《器件物理.ppt(87页珍藏版)》请在三一文库上搜索。
1、CMOS模拟集成电路分析与设计,教材及参考书,教材: 吴建辉编著:“CMOS模拟集成电路分析与设计”(第二版),电子工业出版社。 参考书: Razavi B: Design of analog CMOS integrated circuits Allen P E: CMOS Analog Circuit Design R.Jacob Baker: CMOS Mixed-Signal Circuit Design,引言,模拟电路与模拟集成电路 Why CMOS? 先进工艺下模拟集成电路的挑战?,半导体材料(衬底)有源器件特性,第一讲,基本MOS器件物理,本章主要内容,本章是CMOS模拟集成电路设
2、计的基础,主要内容为: 1、有源器件: 主要从MOS晶体管的基本结构出发,分析其阈值电压及基本特性(输入输出特性、转移特性等); 介绍MOS管的寄生电容; 讲解MOS管的主要的二次效应,进而得出其低频小信号等效模型和高频小信号等效模型; 介绍有源电阻的结构与特点。 2、无源器件: 模拟集成电路中常用的电阻、电容的结构及其特点。 3、等比例缩小理论 4、短沟道效应及狭沟道效应 5、MOS器件模型,1、有源器件,主要内容: 几何结构 工作原理 MOS管的寄生电容 电学特性 MOS管主要的二次效应 低频小信号等效模型 高频小信号等效模型 有源电阻,有源器件MOS管,结构与几何参数(1),结构与几何参
3、数(2): 在栅氧下的衬底区域为器件的有效工作区(即MOS管的沟道)。 MOS管的两个有源区(源区与漏区)在制作时是几何对称的: 一般根据电荷的输入与输出来定义源区与漏区: 源端被定义为输出电荷(若为NMOS器件则为电子)的端口; 而漏端则为收集电荷的端口。 当该器件三端的电压发生改变时,源区与漏区就可能改变作用而相互交换定义。 在模拟IC中还要考虑衬底(B)的影响,衬底电位一般是通过一欧姆p区(NMOS的衬底)以及n区(PMOS衬底)实现连接的,所以在模拟集成电路中对于MOS晶体管而言,是一四端口器件。,有源器件MOS管,结构与几何参数(3): 注意:在数字集成电路设计,由于源/漏区的结二极
4、管必须为反偏,NMOS晶体管的衬底必须连接到系统的最低电位,而PMOS晶体管的衬底(即为n阱)必须连接到系统的最高电位,即在数字集成电路中MOS晶体管可看成三端口器件。 对于单阱工艺而言,如n阱工艺,所有的NMOS管具有相同的衬底电位,而对于PMOS管而言可以有一个独立的n阱,则可以接不同的阱电位,即其衬底电位可以不同。 现在很多的CMOS工艺线采用了双阱工艺,即把NMOS管与PMOS管都制作在各自的阱内:NMOS管在p阱内,PMOS管在n阱内;因此,对于每一个NMOS管与PMOS管都可以有各自的衬底电位。,有源器件MOS管,结构与几何参数(4): 沟道长度L: 由于CMOS工艺的自对准的特点
5、,其沟道长度定义为漏源之间栅的尺寸,一般其最小尺寸即为制造工艺中所给的特征尺寸; 由于在制造漏/源结时会发生边缘扩散,所以源漏之间的实际距离(称之为有效长度L)略小于长度L,则有L L2d,其中L是漏源之间的总长度,d是边缘扩散的长度。 沟道宽度W:垂直于沟道长度方向的栅的尺寸。 栅氧厚度tox:则为栅极与衬底之间的二氧化硅的厚度。,有源器件MOS管,MOS管的工作原理及表示符号(1): MOS管可分为增强型与耗尽型两类: 增强型是指在栅源电压VGS为0时没有导电沟道,而必须依靠栅源电压的作用,才能形成感生沟道的MOS晶体管; 耗尽型是指即使在栅源电压VGS为0时MOS晶体管也存在导电沟道。
6、这两类MOS管的基本工作原理一致,都是利用栅源电压的大小来改变半导体表面感生电荷的多少,从而控制漏极电流的大小 。,有源器件MOS管,MOS管的工作原理及表示符号(2): 当栅源电压VGS=0时,源区(n型)、衬底(p型)和漏区(n型)形成两个背靠背的PN结,不管VDS的极性如何,其中总有一个PN结是反偏的,所以源漏之间的电阻主要为PN结的反偏电阻,基本上无电流流过,即漏电流ID为0,此时漏源之间的电阻很大,没有形成导电沟道。 当栅源之间加上正向电压,则栅极和p型硅片之间构成了以二氧化硅为介质的平板电容器,在正的栅源电压作用下,介质中便产生了一个垂直于半导体表面的由栅极指向p型衬底的电场(由于
7、绝缘层很薄,即使只有几伏的栅源电压VGS,也可产生高达105106V/cm数量级的强电场),这个电场排斥空穴而吸引电子,因此,使栅极附近的p型衬底中的空穴被排斥,留下不能移动的受主离子(负离子),形成耗尽层,同时p型衬底中的少子(电子)被吸引到衬底表面。,有源器件MOS管,MOS管的工作原理及表示符号(3): 当正的栅源电压达到一定数值时,这些电子在栅极附近的p型硅表面便形成了一个n型薄层,通常把这个在p型硅表面形成的n型薄层称为反型层,这个反型层实际上就构成了源极和漏极间的n型导电沟道。由于它是栅源正电压感应产生的,所以也称感生沟道。显然,栅源电压VGS正得愈多,则作用于半导体表面的电场就愈
8、强,吸引到p型硅表面的电子就愈多,感生沟道(反型层)将愈厚,沟道电阻将愈小。 感生沟道形成后,原来被p型衬底隔开的两个n型区(源区和漏区)就通过感生沟道连在一起了。因此,在正的漏极电压作用下,将产生漏极电流ID。一般把在漏源电压作用下开始导电时的栅源电压叫做开启电压Vth。 注意:与双极型晶体管相比,一个MOS器件即使在无电流流过时也可能是开通的。,有源器件MOS管,MOS管的工作原理及表示符号(4): 当VGSVth时,外加较小的VDS,ID将随VDS上升迅速增大,此时为线性区,但由于沟道存在电位梯度,因此沟道厚度是不均匀的。 当VDS增大到一定数值(例如VGD=VGS,VDS=Vth),靠
9、近漏端被夹断,VDS继续增加,将形成一夹断区,且夹断点向源极靠近,沟道被夹断后,VDS上升时,其增加的电压基本上加在沟道厚度为零的耗尽区上,而沟道两端的电压保持不变,所以ID趋于饱和而不再增加。另外,当VGS增加时,由于沟道电阻的减小,饱和漏极电流会相应增大。在模拟电路集成电路中饱和区是MOS管的主要工作区。 若VDS大于击穿电压BVDS(二极管的反向击穿电压),漏极与衬底之间的PN结发生反向击穿,ID将急剧增加,进入雪崩区,此时漏极电流不经过沟道,而直接由漏极流入衬底。,有源器件MOS管,MOS管的工作原理及表示符号(5),有源器件MOS管,MOS管的高频小信号电容,MOS管的电容(1),M
10、OS管的电容(2): 栅与沟道之间的栅氧电容 C2=WLCox,其中Cox为单位面积栅氧电容ox/tox; 沟道耗尽层电容: 交叠电容(多晶栅覆盖源漏区所形成的电容,每单位宽度的交叠电容记为Col): 包括栅源交叠电容C1WdCol与栅漏交叠电容C4=WdCol:由于是环状的电场线, C1与C4不能简单地写成WdCox,需通过更复杂的计算才能得到,且它的值与衬底偏置有关。,MOS管的高频小信号电容,MOS管的电容(3): 源漏区与衬底间的结电容:Cbd、Cbs 即为漏源对衬底的PN结势垒电容,这种电容一般由两部分组成:一个是垂直方向(即源漏区的底部与衬底间)的底层电容Cj,另一个是横向即源漏的
11、四周与衬底间构成的圆周电容Cjs,因为不同三极管的几何尺寸会产生不同的源漏区面积和圆周尺寸值,一般分别定义Cj与Cjs为单位面积的电容与单位长度的电容。而每一个单位面积PN结的势垒电容为: Cj0:PN结在零偏时单位底面积结电容(与衬底浓度有关) VR:通过PN结的反偏电压 B :漏源区与衬底间PN结接触势垒差(一般取0.8V) m:底面电容的梯度因子,一般取介于0.3与0.4间的系数。,MOS管的高频小信号电容,MOS管的电容(4): 源漏的总结电容可表示为: H:源、漏区的长度 W:源、漏区的宽度。 因此在总的宽长比相同的情况下,采用并联结构,即H不变,而每一管的宽为原来的几分之一,则由上
12、式可以发现并联结构的MOS管的结电容比原结构小 。,MOS管的高频小信号电容,MOS管的电容随栅源电压的变化,MOS管的电容随栅源电压的变化截止区,漏源之间不存在沟道,则有: 栅源、栅漏之间的电容为:CGD=CGS=ColW; 栅与衬底间的电容为栅氧电容与耗尽区电容之间的串联: CGB=(WLCox)Cd/(WLCox+ Cd), L为沟道的有效长度 在截止时,耗尽区电容较大,故可忽略,因此 CGB=WLCox。 CSB与CDB的值相对于衬底是源漏间电压的函数,MOS管的电容随栅源电压的变化饱和区,栅漏电容大约为:WCol。 漏端夹断,沟道长度缩短,从沟道电荷分布相当于CGS增大,CGD减小,
13、栅与沟道间的电位差从源区的VGS下降到夹断点的VGS-Vth,导致了在栅氧下的沟道内的垂直电场的不一致。可以证明这种结构栅源的过覆盖电容的等效电容为: 2 WLCox /3 因此有: CGS=2WLCox/3+ WCol,MOS管的电容随栅源电压的变化线性区,漏源之间产生反型层并且沟道与衬底之间形成较厚的耗尽层,产生较小的耗尽层电容,此时栅极电容为: CGD = CGS = WLCox /2+ WCol 因为S和D具有几乎相等的电压,且栅电压变化V就会使相同的电荷从源区流向漏区,则其栅与沟道间的电容WLCox等于栅源及栅漏间的电容。,MOS管的电容随栅源电压的变化总结,注意: 在不同区域之间的
14、转变不能由方程直接提供,只是根据趋势延伸而得 。 当工作在三极管区与饱和区时,栅与衬底间的电容常被忽略,这是由于反型层在栅与衬底间起着屏蔽作用,也就是说如果栅压发生了改变,电荷的提供主要经由源与漏而不是衬底 。,MOS管的电特性,主要指: 阈值电压 I/V特性 输入输出转移特性 跨导等电特性,MOS管的电特性 阈值电压(NMOS),在漏源电压的作用下刚开始有电流产生时的VG为阈值电压Vth : MS:指多晶硅栅与硅衬底间的接触电势差 称为费米势,其中q是电子电荷 Nsub:衬底的掺杂浓度 Qb:耗尽区的电荷密度,其值为 ,其中 是硅的介电常数 Cox:单位面积的栅氧电容, , Qss:氧化层中
15、单位面积的正电荷 VFB:平带电压,VFB,MOS管的电特性 阈值电压,同理PMOS管的阈值电压可表示为: 注意: 器件的阈值电压主要通过改变衬底掺杂浓度、衬底表面浓度或改变氧化层中的电荷密度来调整,对于增强型MOS管,适当增加衬底浓度,减小氧化层中的正电荷即可使其阈值大于0;而氧化层中的正电荷较大或衬底浓度太小都可形成耗尽型NMOS 。 实际上,用以上方程求出的“内在”阈值在电路设计过程中可能不适用,在实际设计过程中,常通过改变多晶与硅之间的接触电势即:在沟道中注入杂质,或通过对多晶硅掺杂金属的方法来调整阈值电压。比如:若在p型衬底中掺杂三价离子形成一层薄的p区,为了实现耗尽,其栅电压必须提
16、高,从而提高了阈值电压。,MOS管的电特性输出特性(I/V特性),MOS晶体管的输出电流电压特性的经典描述是萨氏方程。 忽略二次效应,对于NMOS管导通时的萨氏方程为: VGSVth:MOS管的“过驱动电压” L:指沟道的有效长度 W/L称为宽长比 ,称为NMOS管的导电因子 ID的值取决于工艺参数:nCox、器件尺寸W和L、VDS及VGS。,MOS管的电特性输出特性(I/V特性),截止区:VGSVth,ID0; 线性区:VDSVGSVth,漏极电流即为萨氏方程。 深三极管区:VDS2(VGSVth)时称MOS管工作在,萨氏方程可近似为: 上式表明在VDS较小时,ID是VDS的线性函数,即这时
17、MOS管可等效为一个电阻,其阻值为: 即:处于深三极管区的MOS管可等效为一个受过驱动电压控制的可控电阻,当VGS一定时,沟道直流导通电阻近似为一恒定的电阻。,MOS管的电特性输出特性(I/V特性),饱和区:VDSVGSVth: 漏极电流并不是随VDS增大而无限增大的,在VDSVGSVth时,MOS管进入饱和区:此时在沟道中发生了夹断现象。 萨氏方程两边对VDS求导,可求出当VDSVGSVth时,电流有最大值,其值为: 这就是饱和萨氏方程。,MOS管的电特性输出特性(I/V特性),转移特性曲线,在一个固定的VDS下的MOS管饱和区的漏极电流与栅源电压之间的关系称为MOS管的转移特性。,转移特性
18、的另一种表示方式,增强型NMOS转移特性,耗尽型NMOS转移特性,转移特性曲线,在实际应用中,生产厂商经常为设计者提供的参数中,经常给出的是在零电流下的开启电压 注意 ,Vth0为无衬偏时的开启电压,而 是在与VGS特性曲线中与VGS轴的交点电压,实际上为零电流的栅电压 从物理意义上而言, 为沟道刚反型时的栅电压,仅与沟道浓度、氧化层电荷等有关;而Vth0与人为定义开启后的IDS有关。,转移特性曲线,从转移特性曲线可以得到导电因子KN(或KP),根据饱和萨氏方程可知: 即有: 所以KN即为转移特性曲线的斜率。,MOS管的直流导通电阻,定义:MOS管的直流导通电阻是指漏源电压与漏源电流之比。 饱
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 器件 物理
链接地址:https://www.31doc.com/p-3276888.html