数电课程设计-简单加减运算电路的设计.doc
《数电课程设计-简单加减运算电路的设计.doc》由会员分享,可在线阅读,更多相关《数电课程设计-简单加减运算电路的设计.doc(37页珍藏版)》请在三一文库上搜索。
1、沈阳工程学院沈阳工程学院 课 程 设 计 设计题设计题目:目: 简单简单加加/减运算减运算电电路路 系系 别别 自控系自控系 班班级级 测测控本控本 091 学生姓名学生姓名 学号学号 指指导导教教师师 职职称称 讲师讲师 起止日期:起止日期: 2011 年年 8 月月 29 日起日起至至 2011 年年 9 月月 4 日止日止 简单加/减运算电路 II 沈沈 阳阳 工工 程程 学学 院院 课程设计任务书课程设计任务书 课课程程设计题设计题目:目: 简单简单加加/减运算减运算电电路路 系 别 自控系 班级 测控本 091 学生姓名 学号 指导教师 职称 讲师 课程设计进行地点: B222 任
2、务 下 达 时 间: 2011 年 8 月 29 日 起止日期:2011 年 8 月 29 日起至 2011 年 9 月 4 日止 教研室主任 2011 年 8 月 29 日批准 简单加/减运算电路的设计 简单加/减运算电路 III 1 简单加/减运算电路 1.1 设计目的 (1)掌握 1 位十进制数加法运算电路的构成、原理与设计方法; (2)熟悉 QuartusII 的仿真方法。 1.2 基本要求 (1)实现二进制数的加/减法; (2)设计加数寄存器 A 和被加数寄存器 B 单元; (3)实现 4bit 二进制码加法的 BCD 调整; (4)根据输入的 4bitBCD 编码自动判断是加数还是
3、被加数。 1.3 发挥部分 (1)拓展 2 位十进制数; (2)MC 存储运算中间值; (3)结果存储队列; (4)其他。 2 设计过程及论文的基本要求 2.1 设计过程的基本要求: (1)基本部分必须完成,发挥部分可以在已给的范围或自己寻找资料的范围内任选; (2)符合要求的设计报告一份,其中包括逻辑电路图、实际接线图各一份; (3)设计题目必须仿真通过,设计过程的资料草稿上交; (4)成绩的组成:考勤、每天任务的完成工作量、答辩情况、报告; 2.2 课程设计论文的基本要求: (1)蓝黑色或黑色钢笔或碳素笔书写,不允许用圆珠笔。项目齐全、字迹工整,有 条件的可以打印。 (2)装订顺序:封面、
4、任务书、成绩评定表、中文摘要、关键词、目录、正文(正 文的具体要求按老师讲课要求) 、总结及致谢、参考文献、附录(逻辑电路图与实际 接线图) 。 3 时间进度安排 顺序阶段日期计划 完成 内容备注 12011.8.29讲解主要设计内容,学生根据任务书做出原始框图打分 22011.8.30检查框图及初步原理图完成情况,讲解及纠正错误打分 32011.8.31检查逻辑图并指出错误及纠正;讲解接线图绘制及报 告书写 打分 42011.9.1继续修正逻辑图,指导接线图绘制方法,布置答辩打分 52011.9.2答辩、写报告打分 简单加/减运算电路 IV 沈沈 阳阳 工工 程程 学学 院院 数字电子技术数
5、字电子技术 课程设计成绩评定表课程设计成绩评定表 系(部):系(部): 自控系自控系 班级:班级: 测控本测控本 091091 班班 学生姓名:学生姓名: 指指 导导 教教 师师 评评 审审 意意 见见 评价 内容 具 体 要 求权重评 分 加权 分 调研 论证 能独立查阅文献,收集资料;能 制定课程设计方案和日程安排。 0.15432 工作 能力 态度 工作态度认真,遵守纪律,出 勤情况是否良好,能够独立完 成设计工作。 0.25432 工作 量 按期圆满完成规定的设计任务, 工作量饱满,难度适宜。 0.25432 说明 书的 质量 说明书立论正确,论述充分, 结论严谨合理,文字通顺,技 术
6、用语准确,符号统一,编号 齐全,图表完备,书写工整规 范。 0.55432 指导教师评审成绩指导教师评审成绩 (加权分合计乘以(加权分合计乘以 1212) 分分加权分合计加权分合计 指指 导导 教教 师师 签签 名:名: 年年 月月 日日 评评 阅阅 教教 师师 评评 审审 意意 见见 评价 内容 具 体 要 求权重评 分 加权 分 查阅 文献 查阅文献有一定广泛性;有综 合归纳资料的能力。 0.25432 工作 量 工作量饱满,难度适中。 0.55432 说明 书的 质量 说明书立论正确,论述充分, 结论严谨合理,文字通顺,技 术用语准确,符号统一,编号 齐全,图表完备,书写工整规 范。 0
7、.35432 评阅教师评审成绩评阅教师评审成绩 (加权分合计乘以(加权分合计乘以 8 8) 分分加权分合计加权分合计 评评 阅阅 教教 师师 签签 名:名: 年年 月月 日日 简单加/减运算电路 V 课课 程程 设设 计计 总总 评评 成成 绩绩 分分 中文摘要中文摘要 数字电子技术的迅速发展,为人们的文化、物质生活提供了优越的条件,空调、 电子计算机等,都是典型的技术应用实例。计算机的普及,为大学生提供很好的学习 平台。经过对数字电子技术基础一学期的学习,掌握了一些理论上的知识。而课程设 计正好帮我们好好的整理和实践了这些知识。 从古至今,算术是人们生活当中所不可缺少的部分。计算时间、比较大
8、小、经营 生意等等。加/减运算虽然简单,但是是所有计算的基础,我们应当对它充分认识和 掌握。 随着现代科学技术的发展,计算机也随着出现并发展得越来越快。虽然如此,算 术运算仍是数字系统的基本功能,更是计算机中不可缺少的组成单元。通过实验可以 更加了解并掌握二进制数的算术运算,对实现加法运算和减法运算的逻辑电路也掌握 得非常好。 设计简单加减法运算电路图时,必须考虑到是否进位的问题。所以,在逻辑电路 图中必须应用全加器,或者更高的要求。 加/减法运算电路,表面上看起来很简单。可如果深入研究之后,会发现许多奥 妙无穷的东西,让我们获益匪浅。譬如说怎么巧妙地利用异或门实现数据的原码和反 码之间的转换
9、,以及当被减数小于减数时该怎样处理他的减法等等一系列的问题。 这些方方面面的问题都是我们在设计过程中自己去发现并给予解决,为以后在工 作中崭露头角打好基础。有一句好说得非常好:凡事从简单做起。所以加/减运算虽 然简单,但是更应该精益求精! 关键词关键词 加数、被加数寄存器单元(74374) ,加法运算电路(74283) ,减法运算电路 (74283) ,运算结果整合电路,BCD 转换电路 简单加/减运算电路 VI 目录目录 课程设计任务书课程设计任务书 IIII 数字电子技术数字电子技术 课程设计成绩评定表课程设计成绩评定表 IVIV 中文摘要中文摘要 V V 1 1 设计任务描述设计任务描述
10、 1 1 1.1 设计题目:简单加/减运算电路.1 1.2 设计要求:1 1.2.1 设计目的: .1 1.2.2 基本要求: .1 2 2 设计思路设计思路 2 2 3 3 设计方框图设计方框图 3 3 4 4 各部分电路设计及调试各部分电路设计及调试 4 4 4.1 简单加/减运算电路各模块电路设计及调试 4 4.1.1 数值输入电路设计及调试 .4 4.1.2 加数寄存器 A 单元的设计与调试 .5 4.1.3 被加数寄存器 B 单元设计 .6 4.1.4 加法运算电路 .7 4.1.5 减法运算电路 .8 4.1.6 加/减法运算整合电路 .11 4.1.7 加/减法运算结果整合电路
11、.11 4.1.8BCD 码转换电路 .13 5 5 简单加简单加/ /减运算电路过程分析减运算电路过程分析 1616 5.1 简单加/减运算电路的总电路图.16 5.2 电路图的工作过程分析.16 5.2.1 输入电路的工作过程分析 .16 5.2.2 寄存器 A, B 单元的工作过程分析 .17 5.2.3 加减运算整合电路的工作过程分析 .18 5.2.4 BCD 转换电路的工作过程分析 .19 6 6 元器件清单元器件清单 2121 7 7 主要元器件介绍主要元器件介绍 2222 小结小结 2626 致谢致谢 2727 参考文献参考文献 2828 简单加/减运算电路 VII 附录附录
12、A A 简单加简单加/ /减运算总电路减运算总电路 2929 简单加/减运算电路 1 1 设计任务描述设计任务描述 1.1 设计题目:设计题目:简单加简单加/减运算电路减运算电路 1.2 设计要求:设计要求: 1.2.1 设计目的:设计目的: (1)掌握 1 位十进制数加法运算电路的构成、原理与设计方法; (2)熟悉 QuartusII 的仿真方法。 1.2.2 基本要求:基本要求: (1)实现二进制数的加/减法; (2)设计加数寄存器 A 和被加数寄存器 B 单元; (3)实现 4bit 二进制码加法的 BCD 调整; (4)根据输入的 4bitBCD 编码自动判断是加数还是被加数。 简单加
13、/减运算电路 2 2 设计思路设计思路 设计思路: 众所周知,一个完整的加/减法运算电路由加数(减数)、被加数(被减数)、和(差)构 成。所以,我们设计的简单加/减运算电路也应由类似的结构组成。 以加法为例,由于用软件编程计算加法异于人为计算。所以,根据设计要求,其 逻辑电路图应包含数值输入部分、加数寄存器单元、被加数寄存器单元、加法运算电 路、结果输出电路、BCD 转换电路。 首先是数值输入电路,我想设计一个只有一个输入端的电路,这样既简单又简明, 所以,我想用一个数据选择器实现这个目的,目前常用的数据选择器有 74151,它有 三个地址输入端,和八个数据输入端口。由于我们需要设计的是一位十
14、进制数的加/ 减法,转换成二进制后,就是两个四位二进制数相加/减。恰好需要八位二进制数, 74151 就可以满足这个要求。再结合计数器和移位寄存器就能达到同步输出目的。 加数寄存器单元:寄存器的种类也有很多,四位、八位都可以利用。经过讨论, 我们各自选出自己比较喜欢用的寄存器,我选的寄存器是 74374,因为它的结构比较 简单,使用方便。它是八位寄存器,而我们只需要四位,所以其它四位需要悬空处理 即可。 被加数寄存器单元:与加数寄存器单元类似,由于在数值输入部分,数值是同步 输出地,所以只需要保持与加数寄存器单元的时钟同步就可以了。 加法运算电路:仔细阅读教材之后,我们了解到做加法只需一个器件
15、 74283,将需要运算的数输入后,就能输出结果。 减法运算电路:减法运算比加法运算复杂,因为它涉及到负数问题,所以必须考 虑到符号位。如果结果是负数的话,必须把它转换成原码。这就需要两片 74283 和异 或门才能实现。 结果输出整合电路:由于加法运算只需要一片 74283,而减法运算则需要两片。 所以需要对它们的运算结果进行整合。经过讨论,可以用几个二输入与门和二输入或 门来解决。 BCD 码转换电路:由于在整个过程中,都是以二进制的形式运算。所以,结果 出来以后也是二进制的形式,必须把它转换成与十进制数相关的 BCD 码,然后再输 出最后结果。 总之,整个电路由各个部分构成,只要各个模块
16、都设计好了,就可以完成整个设 计。 简单加/减运算电路 3 3 设计方框图设计方框图 数值输入逻辑电路 寄存器 A 单元寄存器 B 单元 加法运算电路 减法运算电路 BCD 转换电路 简单加/减运算电路 4 4 各部分电路设计及各部分电路设计及调试调试 4.14.1 简单加简单加/ /减运算电路各模块电路设计减运算电路各模块电路设计及调试及调试 4.1.14.1.1 数值输入电路设计及调试数值输入电路设计及调试 我们的数值输入模块设计如图 4.1.1 所示: 图 4.1.1-1 数值输入电路 我们的数据输入端采用 74151 数据选择器,74161 计数器和 74164 移位寄存器相 互组合而
17、成的。74151 是一个 8 输入的数据选择器,我们用来作为数据的输入端口, 当我们将要进行计算的数据输入到 74151 数据选择器的时候,我们通过利用 74161 做 成的 8 进制计数器将数据逐一的输入到 74164 二输入移位寄存器中,接下来数据就进 入下一个单元进行相应的运算。 简单加/减运算电路 5 数值输入模块的参数设置及仿真结果如下: 图 4.1.1-2 数值输入电路仿真结果 时钟 CP1,CP2 设置如图所示: 图 4.1.1-3 时钟 CP1、CP2 的设置 输入的数据 a1、a2、a3、a3、a4、b1、b2、b3、b4 为 01111111。从图中可以看 出当经过 8 个
18、时钟周期后输出的结果 a5、a6、a7、a8、b5、b6、b7、b8 为 01111111,如图中荧光部分所示 ,经测试后显示的结果满足我们的输入部分的设计 目的说明输入端模块调试成功。 4.1.24.1.2 加数寄存器加数寄存器 A A 单元的设计与调试单元的设计与调试 在运算电路做加、减运算之前,必须先对输入的加数或被加数进行存储。可以用 来存储数值的寄存器有很多种。在我的电路图中,我采用的寄存器是 74374。该寄存 简单加/减运算电路 6 器一共可以寄存八位二进制数,但我组的设计题目只需四位即可,故其它端口悬空处 理,且不影响结果,证明如下: 图 4.1.2 寄存器 74374 的使用
19、 输入的脉冲如下: 仿真结果如下: 根据结果可知,这种使用方法是正确的。此寄存器对脉冲时钟上升沿敏感。 4.1.34.1.3 被加数寄存器被加数寄存器 B B 单元设计单元设计 由于被加数和加数都是一个类型的数据,它们必须同时输入加法运算电路(减法 简单加/减运算电路 7 运算电路)中,所以 A、B 单元的脉冲时钟必须一致,其它的差不多,故介绍从略。 在逻辑电路图中的应用如下: 图 4.1.3 寄存器 A(上) 、B(下)单元 由于电路图是由每个模块组成,为了更好的解释设计过程,所以报告中的各个模 块电路图与最后的总电路图有一些变化,后面的模块电路图都是如此。 4.1.44.1.4 加法运算电
20、路加法运算电路 数值从寄存器输出以后,就进入加法器中。如果只进行两个数简单的加法,直接 用一片 74283 就能实现。在 74283 加法器中,CIN 端口既可以接高电平,又可以接低 电平。接高电平就在运算结果的基础上加 1,接低电平就在运算的结果上加 0。输入 端口中, A1 与 B1 相加, A2 与 B2 相加,其它依次类推。输出端口中, COUT 是 进位端。结构如下: 图 4.1.4-1 加法器 74283 的简单应用 由于 CIN 端口的双重作用,所以我可以将其设计成为加法运算和减法运算的控制 端。当给其低电平的时候,就做加法运算(结果加 0) ;当给其高电平的时候,就做 减法运算
21、(原因后面介绍) 。为了将加法和减法运算电路整合到一起,经过讨论,我 们可以在 B 类输入端口前加异或门。取异或门的一端作为控制信号,当这一端输入 0 的时候,异或门输出的结果就和另一端的相同。当控制信号端输入 1 时,异或门的 简单加/减运算电路 8 输出就和另一端的输入相反。利用异或门这个特性,可以将其一个输入端与 CIN 相 连,作为控制信号。需要做加法时,控制信号是低电平,不影响加法运算结果的输出。 设计如下: 图 4.1.4-2 加法运算电路 该 4 位加法器的仿真结果如下: 图 4.1.4-3 加法运算的测验 根据仿真结果说明该器件能实现的功能与我们设想的相同,即我们的这一部分模
22、块调试成功。 4.1.54.1.5 减法运算电路减法运算电路 根据二进制数的算术运算方法可知,减法运算的原理是将减法运算变成加法运算 进行的。前面提到的 74283 加法运算器既能实现加法运算,又可以通过改进实现减法 运算,从而可以简化逻辑电路结构。 简单加/减运算电路 9 若 n 位二进制的原码为,则与它相对应的 2 的补码为: 原 补= 2 原 补码与反码的关系式: 补= 反+ 1 设两个数 A、B 想减,利用前面两式可得: = + 补 2= + 反+ 1 2 此式表明,A 减 B 可由 A 加 B 的补码并减完成。 2 在此设计实验中,需要的是四位减法运算,故可通过 74283 完成。根
23、据提示,我 们需要的是一个数加上另一个数的反码加 1。在 B 类输入端口前加非门就能实现一个 数的求反,把 74283 的 CIN 端口输入高电平就能实现结果加 1。加法器相加的结果为: + 反+ 1 其逻辑电路图如下: 图 4.1.5-1 4 位减法运算逻辑图(上) 由于,相加结果与相减只能由加法器进位输出信号完成。 2= 24= (10000) 2 当进位输出信号为 1 时,它与的差为 0;当进位输出信号为 0 时,它与的差值为 22 1,同时还应发出借位信号。因此,只要将进位信号取反即实现了减的运算,取反 2 后的输出为 1 时需要借位,故其结果也可当作借位信号。当借位信号为 1 时,表
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 课程设计 简单 加减 运算 电路 设计
链接地址:https://www.31doc.com/p-3277579.html