毕业设计(论文)- 基于VHDL语言的HDB3码编解码器设计.doc
《毕业设计(论文)- 基于VHDL语言的HDB3码编解码器设计.doc》由会员分享,可在线阅读,更多相关《毕业设计(论文)- 基于VHDL语言的HDB3码编解码器设计.doc(45页珍藏版)》请在三一文库上搜索。
1、目录引言11 绪论11.1可编程逻辑器件概述11.1.1 可编程逻辑器件的发展历程11.1.2 可编程逻辑器件的特点21.1.3 可编程逻辑器件的一般设计流程41.1.4 现代数字系统的设计方法61.2 VHDL语言概述71.2.1 VHDL语言介绍71.2.2语言特性、功能与特点71.2.3 TOP-DOWN的设计思想简介81.3 Quartus II的介绍91.3.1 Quartus II的产生与发展91.3.2 Quartus II功能概论101.3.3 Quartus II的应用102 HDB3码介绍212.1 数字基带信号212.2 NRZ,AMI,HDB3码之间的对应关系212.3
2、 HDB3码的编/译码规则223 用VHDL语言设计HDB3编码器243.1 HDB3编码器实现的基本原理243.2 HDB3编码器的设计过程243.3 HDB3编码器仿真波形304 用VHDL语言设计HDB3译码器314.1 HDB3解码器实现的基本原理314.2 HDB3解码器的设计过程324.3 HDB3解码器仿真波形335总结355.1 系统设计思路小结355.2 毕设存在的问题及不足365.3 毕设后的感想36致谢37参考文献38附录:基于VHDL语言的HDB3码编/解码器设计程序39摘要现代通信在技术一般的数字通信系统中首先将消息变为数字基带信号,称为信源编码,经过调制后进行传输,
3、在接收端先进行解调恢复为基带信号,再进行解码转换为消息。在实际的基带传输系统中,并不是所有电波均能在信道中传输,因此有基带信号的选择问题,因此对码型的设计和选择需要符合一定的原则。HDB3(High Density Binary3)码是AMI码的一种改进型。HDB3码保持了AMI码的优点,克服了AMI码在遇到连“0”长时难以提取定时信息的困难,因而获得广泛应用。CCITT已建议把HDB3码作为PCM终端设备一次群到三次群的接口码型。我本次毕业设计的主要内容就是基于VHDL语言的HDB3编/解码器的设计,它所要达到的要求就是能从软件方面来实现HDB3编/解码器的基本功能,并能协调整个设计,使之达
4、到预想的要求。设计的核心部分是:在Quartus的软件平台上,用VHDL语言来完成HDB3编/解码器的各个模块的设计并将它们合为一个整体的系统。设计中所用到的知识主要是:对VHDL码型基本原理和特性的认识、对Quartus 软件的熟练操作、对VHDL(超高速集成电路硬件描述语言)的掌握和应用,这些知识都是进行电子设计的基本知识和能力,只有基础知识和能力扎实了,才能更好的进行更高层次的电子设计,所以这个设计也是对电子设计基本能力的很好的锻练。关键字:现代通信 HDB3码 模块 VHDL Quartus 软件 AbstractModern communication in general digi
5、tal communication system in first will change the information into number word signal of base band, is called as letter source coding , transmit after passing modulation, in take over end advanced trip demodulation recovery is the signal of base band, it is news to carry out decode conversion again.
6、 In the actual transmission system of base band,its not all electric waves can transmit in channel , therefore have the option of the signal of base band problem, therefore for option and the design of pattern of sling-load, need to accord with certain principle. HDB3 ( High Density Binary 3 ) code
7、is a kind of improvement of AMI code type. HDB3 code has maintained the advantage of AMI code, have surmounted AMI code in meet company the length of 0 is hard to draw the difficulty of timing information, thus get extensive application. CCITT had suggested that regard HDB3 code as PCM terminal equi
8、pment primary group to the interface pattern of sling-load of three crowd. So my major content of graduated design is designing based on the HDB3 volume / decoder of VHDL language , the requirement that it will reach is the basic skill that can realize HDB3 volume / decoder funcation in software can
9、, and can coordinate entire design , make sure it reach the requirement that anticipated. The key part of my design is: In Quartus software platform on, complete the design of every modular of HDB3 volume / decoder with VHDL language ( modular include: Encoder and decoder) and will them suit for a o
10、verall system. The knowledge that used in design is mainly: It is for the knowledge of the VHDL basic principle and property of pattern of sling-load , for Quartus the skilled operation of software , for VHDL ( exceed the hardware of integrated circuit description language ) grasp and apply , these
11、knowledges are the basic knowledge and ability that carries out electronic design , has only basic knowledge and has strong ability , talent is better to carry out the electronic design of higher level, so this design also is a very good exercise for electronic design basic ability. Keyword: Modern
12、communication HDB3 code modular VHDL Quartu 41引言 现代通信借助于电和光来传输信息,数字终端产生的数字信息是以“1”和“0”2种代码(状态)位代表的随机序列,他可以用不同形式的电信号表示,从而构造不同形式的数字信号。在一般的数字通信系统中首先将消息变为数字基带信号,称为信源编码,经过调制后进行传输,在接收端先进行解调恢复为基带信号,再进行解码转换为消息。在实际的基带传输系统中,并不是所有电波均能在信道中传输,因此有基带信号的选择问题,因此对码型的设计和选择需要符合一定的原则。考虑到当数字信号进行长距离传输时要求线路传输码型的频谱不含直流分量,并且只
13、有很少的低频分量和高频分量。其次,传输码型中应含有定时时钟信息,以利于收端定时时钟的提取,在基带传输系统中,定时信息是在接收端再生原始信息所必需的。再次,实际传输系统常希望在不中断通信的前提下,能监视误码,如果传输码型有一定的规律性,那么就可以根据这一规律性来检测传输质量,以便做到自动监测,因此,传输码型应具有一定的误码检测能力。当然,对传输码型的选择还需要编码和解码设备尽量简单等要求,但以上的几点是最主要的考虑因素。以上要求导致了HDB3码的出现并获广泛应用。HDB3码因具有无直流成分,低频成分少和连0个数最多不超过三个等明显的优点,对定时信号的恢复十分有利, CCITT已建议把HDB3码作
14、为PCM终端设备一次群到三次群的接口码型。本设计就是用VHDL语言实现HDB3码的编/解码器功能。基于VHDL语言的HDB3码编/解码器设计1 绪论1.1可编程逻辑器件概述1.1.1 可编程逻辑器件的发展历程从20世纪60年代开始,数字集成电路经历了小规模集成电路(SSI-SmallScale Interation,几十到几百门),中规模集成电路(MSI-Medium ScaleIntegration,几百到几千门),大规模集成电路(LSI-Large Scale Integration,几千到几万门),超大规模集成电路(VLSI-Very Large Scale Integration,几百
15、万门以上)等几个发展阶段。在此期间先后出现了各种不同类型的数字集成电路,从大的方面可以将它们分为三种类型。1.标准逻辑器件 即中小规模集成电路,如TTL工艺的54/74系列和CMOS工艺的CD4000系列的各种逻辑门,触发器,译码器,多路转换器,计数器和寄存器等逻辑器件就属于这一类。 标准器件的生产批量大,成本低,价格便宜。由于其功能完全确定,版图设计时可将精力投入到提高性能上,因此这种器件的工作速度一般都很快。它是传统数字系统设计中使用的主要器件,但集成度不高,用它设计的系统器件多,功耗大,而且印刷电路版走线复杂,焊点多,致使系统的可靠性降低。应为用户无法修改这类器件的功能,使得修改设计时比
16、较麻烦,改动系统中的一个器件往往就需要重新设计印刷电路。 2.由软件配置的集成电路器件 20世纪70年代以后陆续推出了由软件配置的微处理器(CPU)和单片机等逻辑器件,它们较好的弥补了上述标准逻辑器件的缺陷。这类器件集成度高,逻辑功能可由软件自由配置,因而由它们构成的数字系统灵活性大大增强。但这类器件的工作速度比较底,不能直接用于速度要求特别严格的场合。另外,这类逻辑器件通常需要有若干标准逻辑器件搭成的外围电路才可以工作,所以硬件规模也较大。3.专用集成电路ASIC(Application Specific Intergrated Circuits)ASIC的出现在一定程度上克服了上述两种逻辑
17、器件的某些缺点。ASIC是为了满足一种或几种特定功能而设计并制造的集成电路芯片,他的密度一般都很高,一片ASIC芯片就能取代一块有若干中小规模集成电路芯片搭成的印刷电路板,甚至一个完整的数字电路系统也能用一片ASIC芯片实现。因此,使用ASIC能大大减小系统的硬件规模,降低系统功耗,提高系统可靠性,保密性和工作速度。 ASIC按制造方法又可分为全定制(Full Custom)产品,半定制(Semi-custom)产品和可编程逻辑器件(PLD)。(1)全定制产品 全定制的ASIC芯片的各层掩膜都是按特定的电路功能专门制造的。设计人员从晶体管的版图尺寸,位置和互连线开始设计,以求达到芯片面积利用率
18、高,速度快,功耗低的最优性能。要经过电路设计,逻辑模拟,版图设计和集成电路的各道生产工序才能制造出符合要求的专用集成电路芯片。它的设计制作成本高,周期长,还带有较大的风险性,一旦设计失误就会浪费大量自己与设计时间,因此全定制的专用集成电路只在特大批量生产的情况下才适用。 (2) 半定制产品 半定制产品是一种约束性设计方式。约束的主要目的是简化设计,缩短设计周期和提高芯片成品率。半定制ASIC芯片上的单元电路是由器件生产厂家预先作好的,只剩下金属连接层的掩摸有待按用户的具体要求进行设计与制造。母片通用性较强,可以大批量生产,因而成本较低。设计半定制ASIC芯片时,用户根据设计要求及所选母片的结构
19、设计出连线版图,在交器件生产厂家布金属连接线。最常见的半定制ASIC有门阵列,门海和标准单元等。半定制ASIC与全定制ASIC相比,当生产量不是很大时,它的设计和生产周期较短,成本低,风险也小。 (3) 可编程逻辑器件 以上两种ASIC的设计和制造都离不开器件生产厂家,用户主动性较差。随着微电子技术的发展,设计师们更愿意自己设计专用集成电路芯片,并尽可能缩短设计周期,最好是在实验室里就可以设计出合适的ASIC芯片,并且立即投入实际应用之中,在使用中也能比较方便的对设计进行修改。可编程逻辑器件就是为了满足这一需求应运而生的。 PLD芯片上的电路和金属引线都是事先由器件生产厂家作好的,但其逻辑功能
20、在出厂时并没有确定,可由用户根据需要借助于PLD开发工具通过对其“编程”的办法来确定。因此设计师们不通过器件生产厂家就能自己设计出符合要求的各种ASIC芯片。PLD器件兼有逻辑器件速度快、微处理器灵活性好和定制与半定制ASIC集成度高的优点,且大都可多次重复编程,为设计和开发带来很大方便,是实现新型数字系统的理想器件。1.1.2 可编程逻辑器件的特点PLD的特点是在进行系统设计时体现出来的,使用PLD设计数字系统会带来许多好处,归结起来主要有以下几点。(1) 集成度高PLD器件集成度高,一片PLD可代替几片、几十片乃至上百片中小规模的数字集成电路芯片。用PLD器件实现数字系统时用的芯片数量减少
21、,占用印刷线路板面积小,整个系统的硬件规模明显减小。例如,一个由2片“或”门74LS32、4片“与”门74LS08和4片D触发器74LS74组成的电子游戏机控制电路,用1片GAL16V8即可代替。(2)可靠性好使用PLD器件减少了实现系统所需要的芯片数目,在印刷线路板上的引线以及焊接点数量也随之减少,所以系统的可靠性得以提高。(3)工作速度快PLD器件的工作速度快,使用PLD后实现系统所需要的电路级数又少,因而整个系统的工作速度会得到提高。(4)提高系统的灵活性在系统的研制阶段,由于设计错误或任务的变更而修改设计的事情经常发生,使用不可编程的器件时,修改设计就要更换或增减器件,这是一件相当麻烦
22、的事,有时还不得不更换印刷线路板。使用PLD器件后情况就大为不同:由于PLD器件引脚比较灵活,又有可擦除可编程能力,因此对原设计进行修改时,只需要修改原设计文件再对PLD芯片重新编程即可,而不需要修改电路布局,更不需要重新加工印刷线路板,这就大大提高了系统的灵活性。(5)缩短设计周期PLD器件集成度高,使用时印刷线路板电路布局布线简单;性能灵活,使用它修改设计方便;开发工具先进,自动化程度高。因此,使用PLD可大大缩短系统的设计周期,加快产品投放市场的速度,提高产品的竞争能力。(6)增加系统的保密性能很多PLD器件都具有加密功能,在系统中广泛使用PLD期间可有效防止产品被他人非法仿制。(7)降
23、低成本使用PLD器件实现数字系统设计时,如果仅从器件本身的价格考虑,有时还看不出它的优势,但影响系统成本的因素是很多方面,综合考虑,使用PLD的成本优越性是很明显的。首先,使用PLD器件修改设计方便,设计周期缩短,使系统的研制开发费用降低;其次,使用PLD器件可使印刷线路板面积和需要的插件减少,从而使系统的制造费用降低;再次,使用PLD器件能使系统的可靠性提高,维修工作量减少,进而使系统的维修服务费用降低。总之,使用PLD进行系统设计能节约成本。1.1.3 可编程逻辑器件的一般设计流程可编程逻辑器件的设计过程是利用EDA开发软件和编程工具对器件进行开发的过程。可编程逻辑器件的一般设计流程如图1
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 毕业设计论文- 基于VHDL语言的HDB3码编解码器设计 毕业设计 论文 基于 VHDL 语言 HDB3 编解码器 设计
链接地址:https://www.31doc.com/p-3280848.html