基于Multisim的数字时钟设计(定稿).doc
《基于Multisim的数字时钟设计(定稿).doc》由会员分享,可在线阅读,更多相关《基于Multisim的数字时钟设计(定稿).doc(9页珍藏版)》请在三一文库上搜索。
1、基于Multisim的数字时钟设计 第9页 共9页 基于Multisim的数字时钟设计赵娟 (安庆师范学院物理与电气工程学院 安徽 安庆 246011)指导老师:朱德权 摘要:本文首先使用Multisim10.0创建了数字时钟的总电路图,然后用该软件中的仿真功能进行仿真。数字时钟是一种用数字电路技术实现时、分、秒计时的一种装置。设计中考虑到一个数字时钟需要振荡器,计数器,译码器和显示器,精确时间到“时”“分”“秒”,并具有通过数字显示的功能。数字时钟应用广泛,具有走时精确,方便简单等优点。在实际生活着有着非常现实且重要的意义。在本文中,Multisim10.0的基础上设计的数字钟,由数字集成电
2、路,数码显示管组成。 关键词:数字钟,振荡器,计数器译码,显示,仿真 1 引言 时间对于人们来说总是那么的宝贵,工作的忙碌性和繁杂性容易使人们忘记当前的时间。于是,20世纪末,,电子技术有了飞快地发展,不仅在通信技术上用数字信号替代模拟信号,数字时钟相比模拟钟能给人一种一目了然的感觉,它不仅可以同时显示时、分和秒。数字时钟具有走时精确,方便简单等优点。对于Multisim软件进行数字时钟的设计和仿真。数字钟是一种用数字电路技术实现时、分、秒计时的装置,钟表的数字化给人们生产生活带来了极大的方便,而且与传统的机械钟相比,它具有走时准确、显示直观、无机械传动、无需人的经常调整等优点。数字钟的设计涉
3、及到模拟电子与数字电子技术,其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。现在主要用各种芯片实现其功能,更加方便和准确。Multisim10.0作为一种高效的设计与仿真平台。其强大的虚拟仪器库和软件仿真功能,为电路设计提供了先进的设计理念和方法。2 设计思路 1).由秒时钟信号发生器、计时电路构成电路。2).秒时钟信号发生器可由555定时器构成。3).计时电路中采用两个60进制计数器分别完成秒计时和分计时;24进制计数器完成时计时;采用译码器将计数器的输出译码后送七段数码管显示。3 主要内容熟悉Multisim10.0仿真软件的
4、应用;设计一个数字时钟,能独立完成整个系统的设计;用Multisim10.0仿真实现数字时钟的功能。4 数字时钟模块设计数字时钟电路主要由时、分、秒三部分组成,秒时钟电路主要由秒脉冲信号发生器、计数器、译码器、数码管组成,秒计数周期60s。同样分时钟电路由计数器、译码器、数码管组成,计数周期为60min,与秒时钟电路不同的是脉冲信号由秒时钟电路提供。时时钟电路采用同样的设计,计数周期为24h。4.1 数字时钟秒脉冲信号的设计 振荡器可由晶振组成,也可以由555与RC组成的多谐振荡器组合而成。由555定时器得到1Hz的脉冲,功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。由555定时
5、器构成的1Hz秒时钟信号发生器,下面的电路图产生1Hz的脉冲信号作为总电路的初输入时钟脉冲。由555定时器得到1Hz的脉冲,功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。 图1 秒时钟信号发生器利用555多谐振荡器,优点:555内部的比较器灵敏度较高,而且采用差分电路形式,它的振荡频率受电源电压和温度变化的影响很小。缺点:要精确输出1Hz脉冲,对电容和电阻的数值精度要求很高,所以输出脉冲既不够准确也不够稳定.4.2 器件74LS160分析在数字钟的控制电路中,分和秒的控制都是一样的,都是由一个十进制计数器和一个六进制计数器串联而成的,在电路的设计中采用的是统一的器件74LS160
6、D的反馈置数法来实现十进制功能和六进制功能,根据74LS160D的结构把输出端的0110(十进制为6)用一个与非门74LS00引到CLR端便可置0,这样就实现了六进制计数。由两片十进制同步加法计数器74LS160级联产生,采用的是异步清零法。 表1 74LS160真值表 CLR LOAD ENP ENT CLKA B C DQA QB QC QD 0XXXXX X X X0 0 0 010XXX X X XA B C D1111X X X X 计数图2 74LS160N同样,在输出端的1001(十进制为9)用一个与非门74LS00引到Load端便可置0,这样就实现了十进制计数。在分和秒的进位时
7、,用秒计数器的Load端接分计数器的CLK控制时钟脉冲,脉冲在上升沿时计数器开始计数。时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。由计数器得到的4位二进制码的必须通过译码后转为人们习惯的数字显示。如12:54:30的二进制码为00010010:01010100:00110000。秒信号经秒计数器、分计数器、时计数器之后,分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号,然后送至显示电路,以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制,而“时”计数器应为二十四进制。采用10进制计数器74LS160来实现时间计数单元的计数功能。4
8、.3 计数器设计4.3.1六十进制计数器对于74LS160计数,如图所示,分、秒计数电路由以下电路组成。两片74LS160,再加上一片74LS13,从而构成60进制计数。如图所示当十位U4计数为2,个位U5计数为5时电路如下: 图3 六十进制计数器4.3.2 二十四进制计数器时计时电路与分、秒计时电路相比,首先就是触发信号来源于分计时电路的进位,其计时范围为0-23。故在前面的基础上只需修改计时范围即可。如图所示,时计数电路由U4和U5俩部分组成。当时个位U5计数为8,时十位U4计数为0时电路如下图所示:图4 二十四进制计数器4.4 计时电路设计4.4.1秒计时电路的设计秒计时电路计数周期为6
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 Multisim 数字 时钟 设计 定稿
链接地址:https://www.31doc.com/p-3314852.html