数字钟设计报告.doc
《数字钟设计报告.doc》由会员分享,可在线阅读,更多相关《数字钟设计报告.doc(19页珍藏版)》请在三一文库上搜索。
1、 南 京 师 范 大 学电气与自动化工程学院课 程 设 计 报 告(2013 2014 学年第二学期)题 目: 数字钟 班 级: 学号: 姓 名: 专 业: 专业方向: 指导教师: 设计时间: 目 录一、设计任务及要求1二、设计方案及原理框图1三、单元电路的具体设计21.由555定时器构成1kHz信号发生器22.分频器23.分、秒计时电路34.时计时电路45.显示电路56.校时电路57.报时电路7四、整体电路原理图及其仿真结果8五、心得体会10六、元器件清单10七、附录11八、参考文献161、 设计任务及要求1、 具有24小时计时功能。计时脉冲为1HZ,其中小时:24进制,分钟、秒:60进制。
2、2、具有校时功能。校时脉冲:0.1HZ。3、具有整点闹时功能。二、设计方案及原理框图1、设计方案数字时钟主要由振荡器、分频器、计数器、译码器、校时、报时这六种电路组成。首先,由振荡器产生1000HZ的信号,使用分频器产生标准的1HZ信号。然后分别搭接实现二十四进制时、六十进制分、六十进制秒的计数电路,把1HZ的信号送入秒信号计数器。再搭接校时电路,分与时之间通过校时电路连接。分、秒信号继续整点报时功能。最后,通过译码器连接显示数码管。2、 原理框图图1、数字钟的原理框图三、单元电路的具体设计1、由555定时器构成的1kHZ信号发生器图2、555引脚图图2、由555定时器构成的1kHZ信号发生器
3、输出频率:f=1.43/(R1+2R2)CR2选用500的定值电阻,R1选用01k的滑动变阻器,C选用1F。2、分频器74LS90计数器是一种中规模二一五进制计数器,用三片74LS90可构成千分频电路,进而产生1Hz的脉冲信号(74LS90功能表详见附录)。图3中:R0(1)、R0(2)为清零端,两者同时为高电平时实现清零功能,清零方式为异步;R9(1)、R9(2)为置数端,两者同时为高电平时实现置数功能,此时,输出端QD、QC、QB、QA输出为1001;CP1、CP2为脉冲输入端,当脉冲从CP1进去,QA接CP2,输出从QD、QC、QB、QA输出时为十进制计数,如图4所示。 图4、74LS9
4、0十进制接法图3、74LS90引脚图图5、由3片74LS90搭接的千分频电路3、 分、秒计时电路(六十进制计数器)根据数字时钟的原理框图可知,整个计数器电路由秒计数器、分计数器和时计数器串接而成。秒脉冲信号经过6级计数器,分别得到秒个位、秒十位、分个位、分十位以及时个位、时十位的计时,用6片中规模的计数器实现。秒计数器和分计数器都是六十进制,选用74LS161,采用反馈清零法搭接计数器(74LS161引脚图以及功能表详见附录)。图6、74LS161搭接的分/秒计时电路4、 时计时电路(二十四进制计数器)图7、74LS192搭接的时计时电路 时计数器是二十四进制计数器,选用BCD同步可逆双时钟计
5、数器74LS192搭接电路(74LS192引脚图以及功能表详见附录)。5、 显示电路目前国内外生产的LED数码显示种类繁多,型号各异。此设计中选用CD4511,它具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流,可直接驱动共阴LED数码管(CD4511引脚图以及功能表详见附录)。图8、CD4511搭接的显示电路6、 校时电路当数字钟接通电源或者计时出现误差时,需要校正时间(或者称校时),校时是数字应具备的基本功能,一般电子手表都具有时、分、秒等校时功能,而我们这里只进行时和分的校时。在小时校正时不影响分和秒的正常计时,在分校时不影响秒和小时的正常计时。校时电路
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 设计 报告
链接地址:https://www.31doc.com/p-3316800.html