一种采用像素积分单元阵列结构的FPGA实现与性能分析.doc
《一种采用像素积分单元阵列结构的FPGA实现与性能分析.doc》由会员分享,可在线阅读,更多相关《一种采用像素积分单元阵列结构的FPGA实现与性能分析.doc(4页珍藏版)》请在三一文库上搜索。
1、一种采用像素积分单元阵列结构的FPGA实现与性能分析Adaboost 算法是Freund 和Schapire 于1995 年提出的,全称为Adaptive BoosTIng。它是 BoosTIng 算法的改进,意为该算法通过机器训练与学习不断自适应地调整假设的错误率,这 种灵活性使得Adaboost 算法很容易与实际应用联系起来。2001 年,微软研究院的P.Viola 提出了基于Haar 特征的Adaboost 算法,创造性地将积分图的概念引入到人脸检测的特征 计算当中,由于此算法使用了大量尺寸不一的矩形作用来表征人脸。并且该算法中用以检测 人脸的分类器是采用的级联结构,按照由弱到强的顺序组
2、织的,其优点在于按照统计概率, 在图像检测的一开始就能够将大部分不包含人脸的区域排除在外,省去了后面计算负载更重 的检测步骤,以此达到检测速度提升的目的。经过实际测试,P3 700MHz 的处理器对352*288 的图像进行检测的速度为15 帧/秒。但是如果在嵌入式平台上运行的话,纯软件的检测速 度则为2 帧/秒。本设计将这种快速检测算法转化成了一种并行处理图片像素点的硬件结 构,能够大幅度提升图像中的人脸检测速度。目标平台Virtex5 系列FPGA 是Xilinx 最新一代基于65nm 的FPGA 产品。相比上代产品,速度 平均提高30%。其改进后的六输入的查找表 (LUT) 和新型对角互
3、连结构,减少了逻辑层次, 增强了构造块之间的信号互连。本文系统的实现主要用到了两类逻辑资源来优化系统性能: DSP48E Slice:25x18 位二进制补码乘法器能产生48 位全精度结果。此功能单元还能够 实现诸多DSP 模块如乘累加器、桶形移位器、宽总线多路复用器等。Block RAM:可配置成2 个18 Kb 或1 个36 Kb 的Block RAM,也能够配置为双端口 RAM 或FIFO,并提供了ECC 校验检查功能,提高了系统可靠性。硬件系统结构本文采用了一种像素积分单元阵列的结构来实现对图像进行人脸检测的并行性处理 。该阵列的计算对象为Haar 特征。该特征被抽象为各种尺寸大小的矩
4、形。一系列的矩形 组合起来即被用来表征人脸。黑白矩形内像素的灰度值经过加权求和后即为该特征的特征 值。积分图ii 的定义是:其中ii(x, y)是积分图在点(x, y)处的积分值,i(x, y)是图像在点(x, y)处的灰度值。利用积分图可以快速计算矩形S的灰度和,即Sum=A+D-B-C,其中A、B、C、D 是积分图中矩形顶点对应的积分值。系统结构框图如图 3 所示,整个系统的工作流程和各模块功能阐述如下:图像输入模块:系统输入端外接一个模拟摄像头,采集到的图像信号经过板上的A/D 芯片转换成ITU-R BT.656 (YCrCb 4:2:2,8 位数据宽度)分辨率为352x288(CIF)
5、的图像格式。 该模块的作用为当检测控制状态机发送初始化信号后,通过I2C 总线配置A/D 芯片完成信号转换。另外,由于BT.656 格式混合包含了视频的场信息和图像数据,因此该模块还要从 BT.656 信号中提取出图像数据存放到图像RAM 中。针对该实现,RAM 大小为8 位宽度, 深度为101376。像素积分阵列:像素积分单元阵列是本系统中进行快速人脸检测的核心处理模块。在将 图像进入片内RAM 后,系统将采用20x20 的移动窗口对整幅图像进行扫描处理。每个周期 的开始阶段,检测窗口包含的一行(20 像素)的灰度值由底部进入积分阵列,积分阵列上部输 出按从左至右方向的行像素值的积分和,右部
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 一种 采用 像素 积分 单元 阵列 结构 FPGA 实现 性能 分析
链接地址:https://www.31doc.com/p-3364894.html