下一代UHFRFID应答器开发设计详细论述.doc
《下一代UHFRFID应答器开发设计详细论述.doc》由会员分享,可在线阅读,更多相关《下一代UHFRFID应答器开发设计详细论述.doc(3页珍藏版)》请在三一文库上搜索。
1、下一代UHFRFID应答器开发设计详细论述应答器设计的成本依赖于几个因素,而不仅仅是硅的成本。事实上,芯片制造工艺的成本(就其复杂性和成熟程度与良率而言)一般可以由电路设计师来控制。根据经验,当裸片面积超过1mm2时,用于供应链应用的RFID的成本开始下降。当RFID应答器从系统的最小范围运动到最大范围时,其功率大致变化三十倍,所以RFID应答器的功率要求可能对设计师提出了一个难于预测的挑战。尽管UHFRFID应答器可以获得的典型功率在一百毫瓦数量级,但该问题并非仅限于功耗。即使是在短距离内,可以对应答器提供足够的功率却可能导致电压过载。应答器还必须工作在从-25+40的标称工作范围内,以及从
2、-40+65基于EPCGen2标准的扩展温度范围内。成本与功率要求极大地影响了对用于生产RFID应答器IC的工艺选择。正如在先前系列文章中所提到的,肖特基接触在RFID应答器设计中提供了低开启电压、低结电容以及高电流驱动。另外,已经有人致力于采用新的工艺,例如BiCMOS以及蓝宝石硅片(SOS),其提供了极佳的低功耗性能。但每种方法都有其不利的一面。在CMOS工艺中肖特基接触并非是常规的,而一般需要后处理步骤。其它工艺诸如BiCMOS和SOS对大多数RFID应答器应用而言又太贵了。实现低功耗电路要求的另一个方法是动态阈值电压MOSFET(DTMOS)技术。其可以利用体硅CMOS技术实现廉价生产
3、。其全部优势非常适合于开发下一代UHFRFID应答器,本文将对此作详细论述。本文将首先介绍DTMOS的基本原理。接下来,DTMOS在数字、模拟以及射频领域的实现将被重点说明,这是由于UHFRFID应答器包括了涉及所有这三个领域的电路。最后,将演示满足EPCGen2指标UHFRFID的DTMOS带隙参考电路的芯片实现。DTMOS属于基本上采用互连的阱和栅的MOS晶体管(图1)。对于双阱p衬底CMOS工艺,由于只能单独控制和生产N阱的这一事实,所以只能采用P型DTMOS,这是因为N型DTMOS的P阱具有到P衬底的共同和低欧姆的通路。然而,N型DTMOS可以在具有深N阱特性的工艺中获得。DTMOS的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 下一代 UHFRFID 应答器 开发 设计 详细 论述
链接地址:https://www.31doc.com/p-3366226.html