不同verilog代码的RTL视图.doc
《不同verilog代码的RTL视图.doc》由会员分享,可在线阅读,更多相关《不同verilog代码的RTL视图.doc(2页珍藏版)》请在三一文库上搜索。
1、不同verilog代码的RTL视图刚开始玩CPLD/FPGA开发板的时候使用的一块基于EPM240T100的板子,alter的这块芯片虽说功耗小体积小,但是资源还是很小的,你写点稍微复杂的程序,如果不注意coding style,很容易就溢出了。当时做一个三位数的解码基本就让我苦死了,对coding style的重要性也算是有一个比较深刻的认识了。后来因为一直在玩xilinx的spartan3 xc3s400,这块芯片资源相当丰富,甚至于我在它里面缓存了一帧640*480*3/8BYTE的数据都没有问题(VGA显示用)。而最近接触EPM7128,它的资源似乎也不丰富,我写着写着有时不注意就无法
2、布线了。由此可见coding style对设计的重要性,尤其是在资源紧张或者速度要求较高的设计中。我个人对前者的体会深一些,高速的设计没有涉及过,只是明白一些用流水线提高速度的方法。可以步入正题了,先拿一段简单的代码开始吧。我先提一点,这回我用的是quartus II 7.0进行测试,其它的EDA工具综合出来的RTL视图可能会不一样,所以仅作为在quartus II 7.0环境下的一些参考吧。不过思路是一样的,可以借鉴的。Ex1:input1:0 xin;output dout;assign dout = (xin = 2b0);代码很简单,就是当xin=2b0时dout=1,否则dout=0
3、。上面这段程序的RTL视图如下:其实就是一个比较器,如果xin=2h0,那么输出OUT就为1。和设想一样。下面是我在参考一些别人的代码的时候看到别人一种常见的写法,它是用了?语句。input1:0 xin;output dout;assign dout = (xin = 2b0) ? 1b1:1b0;RTL如下:是不是发现多了以一个选择器(可能不叫选择器吧,但是你明白意思就可以),这样平白无故的就多耗用了一点资源,刚开始的时候我也是傻乎乎的跟着别人用这种写法,但是看到RTL视图后我就不这么干了,既然前者一样可以得到预期结果,为什么我还要画蛇添足多一个选择器呢。所以,推荐使用前者。资源的节约是潜移默化的_(先说一点吧,其它的待我想起或者是感悟到了再提吧,以上也完全是我的个人愚见,如有不妥之处欢迎拍砖_)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 不同 verilog 代码 RTL 视图
链接地址:https://www.31doc.com/p-3366321.html