以2+1双输出模式设计预偏置负载应用的灵活排序方案.doc
《以2+1双输出模式设计预偏置负载应用的灵活排序方案.doc》由会员分享,可在线阅读,更多相关《以2+1双输出模式设计预偏置负载应用的灵活排序方案.doc(3页珍藏版)》请在三一文库上搜索。
1、以2+1双输出模式设计预偏置负载应用的灵活排序方案大多数大型嵌入式系统都由48V输入供电,该48V输入通过背板发送到系统内每个PC板,这种供电方式常常称为分布式电源系统。该48V输入通过一个隔离式中间总线转换器(IBC)降至一个较低的电压,通常在5V至12V范围。然后,这种中间总线输出电压需要再次降低,以用于分支电路和电路板上的IC,这些分支电路和IC需要数十毫安至数十安电流和0.8V及更高的电压。这些完成再次降压的器件称为负载点(POL)稳压器。分布式电源系统中一般包括微处理器和数字信号处理器(DSP),这两类器件都需要内核电源和输入/输出(I/O)电源,在启动和停机时,这些电源必须排序。设
2、计师必须考虑加电和断电时内核及I/O电压的相对大小及电压的时序,以符合制造商的性能规范。如果没有正确的电源排序,就会发生闭锁或过度吸收电流,这有可能导致微处理器I/O端口或支持器件(如存储器、可编程逻辑器件、现场可编程门阵列、数据转换器等) I/O端口的损坏。为了确保内核电压正确偏置后再驱动I/O负载,跟踪内核电源电压和I/O电源电压是必要的。某些处理器要求I/O电压先于内核电压上升,而有些DSP则要求内核电压先于I/O电压上升。断电排序也需要。有多达7个输入电压轨需要排序的专用集成电路(ASIC)很普遍。理想的排序允许系统中所有轨任意排序,允许任何轨的升降取决于其他轨。在这些轨之间建立一种依
3、赖关系,这样,如果在顺序加电时,其中一个轨没有上升到满电压,那么加电过程就停止。此外,在FPGA、PLD、DSP和微处理器中,一般将二极管作为静电放电(ESD)组件,放置在内核和I/O电源之间。如果输入电压未加控制,或如果电源无法给预偏置负载供电,那么加电或断电时,这些内部二极管可能会损坏。在预偏置负载情况下,负载上已经加上了一个电压,该电压可能是稳定状态的电压,也可能是从加电或断电起开始转变的电压。提到可以预偏置的IC,ASIC是一个很好的例子。一般情况下,ASIC会需要多个电压轨工作在例如1.0V、1.1V、1.2V、1.8V、2.5V和3.3V。在 ASIC 内部,这些轨之间都会有一个二
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 输出 模式 设计 偏置 负载 应用 灵活 排序 方案
链接地址:https://www.31doc.com/p-3375062.html