低噪声精准运放驱动高分辨率寄存器 ADC电路设计.doc
《低噪声精准运放驱动高分辨率寄存器 ADC电路设计.doc》由会员分享,可在线阅读,更多相关《低噪声精准运放驱动高分辨率寄存器 ADC电路设计.doc(3页珍藏版)》请在三一文库上搜索。
1、低噪声精准运放驱动高分辨率寄存器 ADC电路设计LT6018 是一款具超低失真 (在 1kHz 为 115dB) 的超低噪声 (在 1kHz 为 1.2nV/Hz) 运算放大器。该器件拥有 15MHz 的增益带宽积、50V 的最大失调电压和 0.5V/C 的最大失调电压漂移。这种特性组合使之适合于驱动多种高分辨率模数转换器 (ADC)。当采用 LT6018 驱动高速 18 位和 20 位逐次逼近寄存器 (SAR) ADC 时,怎样实现最佳的信噪比 (SNR) 和总谐波失真 (THD) 呢? 本 “设计要点”给出了相应的电路和优化策略。超线性 20 位 ADC图 1 示出了 DC2135A 演示
2、电路的一处修改,用 LT1068 (替换了 LT1468) 驱动 LTC2378-20 20 位 SAR ADC。LTC2378-20 因其无可比拟的 2ppm 线性性能而引人注目。在保持线性度的同时产生一个差分信号的最佳方法是在该演示板所使用的 LT5400 中采用精准的匹配电阻器。图 1 所示电路的详细工作原理请见 “设计要点 1032” (在该设计要点中是用 LT1468 驱动 LTC2377-20)。图 1:DC2135A 演示板设置如欲测量该电路的线性度,则把一个超纯正弦波馈入输入端,并在输出端计算 FFT。最终的 THD 测量值充当电路 INL (积分非线性) 性能的代表。在 80
3、0kHz 的 ADC 采样速率下,我们使用一个约 100Hz 的输入频率 (略作调整以确保相干采样,从而放宽 FFT 数值限制)。原来的演示电路包括一个紧接在运放之后的 RC 低通滤波器,以滤除过量的高频噪声。LT6018 的噪声密度甚至在高频条件下也保持在相对较低的水平,因此去掉这个滤波器对总噪声的影响可以忽略不计。如果没有该滤波器,则线性度 (按 THD 来衡量) 显著地改善,这是因为单端至差分转换现在完全受控于 LT5400 中的精确匹配电阻器,不会受到任何匹配不佳的分立组件的损坏。LT6018 的低噪声密度使其适合需要增益的电路。当配置在增益为 10 的情况下,信号强度增加 20dB,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 低噪声精准运放驱动高分辨率寄存器 ADC电路设计 噪声 精准 驱动 高分辨率 寄存器 ADC 电路设计
链接地址:https://www.31doc.com/p-3377441.html