通达电工电子基础实验B第6次课第11周.ppt
《通达电工电子基础实验B第6次课第11周.ppt》由会员分享,可在线阅读,更多相关《通达电工电子基础实验B第6次课第11周.ppt(13页珍藏版)》请在三一文库上搜索。
1、1,电工电子基础实验B第6次课,实验内容内容,1.组合逻辑电路实验 P171 1、5、6、 2. 数据选择电路 P176 1、3、4、,2,组合逻辑电路实验提示,一、P1711 测试74LS00与非门的逻辑功能 74LS00是四2输入与非门(手册P84图4-25管脚图) 测试时Vcc与GND间接通5V电源(14脚接+5V,7脚接地), 作静态测试:4个与非门的8个输入端分别依次接实验箱K1K8,4个输出端分别依次接实验箱CZ21CZ28中的4个。按下表检测其逻辑功能:,3,二P1715:设计一数字锁逻辑电路,该锁有三个按钮A、B、C,当A、B、C同时按下,或A、B同时按下,或只有A或B按下时开
2、锁,如果不符合上述条件应发出报警。,设开锁成功F1=1,绿灯亮。开锁不成功报警F2=1,红灯亮。其余情况F1=0,F2=0。 注意题意中隐含的条件:不开锁(不按任何键)时,即不开锁成功,也不报警。 根据题意列出真值表 根据真值表写出逻辑表达式,化成与非式 画出电路原理图,标注器件型号、管脚号 搭电路,检查无误后作静态测试: A、B、C分别依次接实验箱K1K8中的任意3个,F1、F2分别接实验箱逻辑电平显示中的2个。检测其逻辑功能是否与真值表一致,4,三P1716* 有一组逻辑电路如图7.8.4所示。 (1)试用示波器来判断是否存在、险象的类型及出现的条件。 (3)换用修改逻辑设计的方法来消除所
3、出现的险象,并通过Multisim 2001仿真软件验证。,逻辑险象(冒险):数字电路中出现了违背真值表所规定的逻辑电平 逻辑冒险:输入信号所经路径不同而引起的冒险 功能冒险:多个输入信号同时变化的瞬间,由于变化的快慢不同而引起的冒险,5,判断逻辑险象,由卡诺图可见原逻辑表达式F=AB+AC(黑色所圈)出现了 “相切”的卡诺圈(红线处),相切部分未被另外卡诺圈包围,即可断定存在逻辑冒险。 卡诺图中增加一个绿线所圈的“搭接块” (即逻辑表达式中的多余项),可消除逻辑险象,于是F=AB+AC+BC。,判断逻辑冒险:,当逻辑函数中出现下列结果时将出现逻辑险象:,010型险象 101型险象,6,在卡诺
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 通达 电工 电子 基础 实验 次课第 11
链接地址:https://www.31doc.com/p-3378605.html