修改时钟滤波器来改善全速测试效率的方法.doc
《修改时钟滤波器来改善全速测试效率的方法.doc》由会员分享,可在线阅读,更多相关《修改时钟滤波器来改善全速测试效率的方法.doc(3页珍藏版)》请在三一文库上搜索。
1、修改时钟滤波器来改善全速测试效率的方法为了追求以更低功耗和成本实现更高性能的目标,超大规模集成电路产业向系统级芯片(SoC)集成方向发展,从而导致了多时钟域设计的出现。最常见的是,当频率关系是2的整数倍时,共享相同时钟源的功能块具有同步交互性。从时序的角度看,这些交互可能经常发生在设计的关键路径。在这种情况下,你必须测试这些交互以查证过渡类型(transiTIon-type)故障,以达到测试覆盖率和DPPM(百万分之一缺陷)目标。换句话说,在一个时钟域中具有发射触发器,并且在另一个同步时钟域中具有捕获触发器的路径被称为同步跨时钟域(SCCD)路径。如图1所示,FF1到FF2之间的组合云被称为内
2、部时钟(intra-clock)域,而FF1到FF3之间的云被称为跨时钟(inter-clock)域。图1:内部时钟域和跨时钟域路径可能会以延迟的形式引入故障。用于过渡故障测试的时钟滤波电路(CFC)从时钟源滤除所需的时钟脉冲。典型的CFC具有局限性,不能用于测试跨同步时钟域的过渡故障。出现过渡错误时会出现什么问题?我们将解释这些限制,并建议对CFC进行改进、以使对SCCD的测试(如图1所示的跨时钟域故障)可行。图2表示一个典型的时钟滤波电路,它有三个主要组件。 同步单元将扫描使能(SE)信号与工作时钟域同步。 由同步SE信号触发的可编程移位寄存器来控制集成时钟门控(ICG)以生成所需数量的时
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 修改 时钟 滤波器 改善 全速 测试 效率 方法
链接地址:https://www.31doc.com/p-3382940.html