关于EMC-EMI模拟仿真的薄弱环节PCB设计过程实例详解.doc
《关于EMC-EMI模拟仿真的薄弱环节PCB设计过程实例详解.doc》由会员分享,可在线阅读,更多相关《关于EMC-EMI模拟仿真的薄弱环节PCB设计过程实例详解.doc(3页珍藏版)》请在三一文库上搜索。
1、关于EMC/EMI模拟仿真的薄弱环节PCB设计过程实例详解由于PCB板上的电子器件密度越来越大,走线越来越窄,信号的频率越来越高,不可避免地会引入EMC(电磁兼容)和EMI(电磁干扰)的问题,所以对电子产品的电磁兼容分析显得特别重要。与IC设计相比,PCB设计过程中的EMC分析和模拟仿真是一个薄弱环节。在PCB设计中,EMC/EMI主要分析布线网络本身的信号完整性,实际布线网络可能产生的电磁辐射和电磁干扰以及电路板本身抵抗外部电磁干扰的能力,并且依据设计者的要求提出布局和布线时抑制电磁辐射和干扰的规则,作为整个PCB设计过程的指导原则。具体来说,信号完整性分析包括同一布线网络上同一信号的反射分
2、析,阻抗匹配分析,信号过冲分析,信号时序分析,信号强调分析等;对于邻近布线网络上不同信号之间的串扰分析。在信号完整性分析时还必须考虑布线网络的几何拓扑结构,PCB绝缘层的电介质特性以及每一布线层的电气特性。电磁辐射分析主要考虑PCB板与外部的接口处的电磁辐射,PCB板中电源层的电磁辐射以及大功率布线网络动态工作时对外的辐射问题。如果电路设计中采用了捆绑于大功率IC上的散热器(例如奔腾处理器外贴的金属散热器),那么这样的散热器在电路动态工作中如同天线一样不停地向外辐射电磁波,因此必须列为EMC分析的重点。现在已经有了抑制电子设备和仪表的EMI的国际标准,统称为电磁兼容(EMC)标准,它们可以作为
3、普通设计者布线和布局时抑制电磁辐射和干扰的准则,对于军用电子产品设计者来说,标准会更严格,要求更苛刻。对于高速数字电路设计,尤其是总线上数字信号速率高于50MHz时,以往采用集总参数的数学模型来分析EMC/EMI特性显得无能为力,设计者们更趋向于采用分布参数的数学模型做布线网络的传输线分析(TALC)。对于多块PCB板通过总线连接而成的电子系统。还必须分析不同PCB板之间的电磁兼容性能。EMC/EMI元件库的支持如今一块电路板可能包括上百种来自于不同厂家、功能各异的电子元器件,设计者要进行EMC/EMI分析就必须了解这些元器件的电气特性,之后才能具体模拟仿真。这在以往看来是一项艰巨的工作,现在
4、由于有了IBIS和SPICE等数据库的支持,使得EMC分析的问题迎刃而解。鉴于SPICE3,HSPICE,PSPICE 这些数据模型已为广大的电路设计者所熟知,在此着重介绍IBIS。IBIS(I/O Buffer Interface Specification),即ANSI/EIA-656,是一种通过测量或电路仿真得到,基于V/I曲线的I/O缓冲器的快速而精确描述电气性能的模型。1990年由INTEL牵头、联合数家著名的半导体厂商共同制定了IBIS V1.0的行业标准,经过不断的完善和发展,于1997年更新为IBIS V3.0。现在此标准已被NS、Motorola、TI、IDT、Xilinx、
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 关于 EMC EMI 模拟 仿真 薄弱环节 PCB 设计 过程 实例 详解
链接地址:https://www.31doc.com/p-3387585.html