关于Virtex和Kintex UltraScale架构的FPGA和Vivado开发工具的机构要点.doc
《关于Virtex和Kintex UltraScale架构的FPGA和Vivado开发工具的机构要点.doc》由会员分享,可在线阅读,更多相关《关于Virtex和Kintex UltraScale架构的FPGA和Vivado开发工具的机构要点.doc(2页珍藏版)》请在三一文库上搜索。
1、关于Virtex和Kintex UltraScale架构的FPGA和Vivado开发工具的机构要点小编关于Virtex和Kintex UltraScale架构的FPGA和Vivado开发工具的一些主要的看点: 基于UltraScale架构的FPGA实现数据传输机制是通过将高性能的并行专用IO接口和高速的串行收发器结合起来实现的,UltraScale架构的串行收发器传送数据的速率能够达到16.3Gbps,满足主流的串行协议要求,当然传输速率也能够达到32.75Gbps,允许25G+比特位的地板设计,而且相对以前的收发器而言,能够大大降低每比特位传输的功耗。UltraScale架构的FPGA芯片中
2、的收发器都兼容PCIe3.0和PCIe4.0,专用的PCIe集成模块支持PCIe3.0 X8型端口和根端口的设计需求。 UltraScale架构包含了功能强大的可重配置时钟管理电路,主要包括时钟综合,缓存模块和布局组件,共同协作组成了高性能的时钟框架,能够满足各种设计的要求。这个时钟网络允许在FPGA内部灵活的对时钟信号进行布局布线,来降低时钟偏差、功耗和延迟,将时钟信号的传输误差降到最小。 与以往的FPGA相比,UltraScale架构的FPGA中的时钟分割和门控间隔技术能够提供对时钟功耗的额外控制。 如今的FPGA结构包含很多组件,例如可配置逻辑块(CLB),CLB中又包含六输入查找表(L
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 关于Virtex和Kintex UltraScale架构的FPGA和Vivado开发工具的机构要点 关于 Virtex Kintex UltraScale 架构 FPGA Vivado 开发 工具 机构
链接地址:https://www.31doc.com/p-3387870.html