关于分段多项式近似的DDFS研究及FPGA实现的设计过程浅析.doc
《关于分段多项式近似的DDFS研究及FPGA实现的设计过程浅析.doc》由会员分享,可在线阅读,更多相关《关于分段多项式近似的DDFS研究及FPGA实现的设计过程浅析.doc(4页珍藏版)》请在三一文库上搜索。
1、关于分段多项式近似的DDFS研究及FPGA实现的设计过程浅析0 引言感应式磁力仪基于法拉第电磁感应原理,用于探测近地空间的低频交变磁场 ,它通常自带标准信号源,用于在轨定标。高质量的定标检测信号,是保证感应式磁力仪探测到的变化磁场波形和频谱信息科学性的前提。直接数字频率合成技术 (Direct Digital Frequency Synthesis,DDFS)于1971年被J.TIerney首次提出。DDFS采用数字技术,以相位为出发点进行频率的合成,具有高稳定性,高分辨率和较小的相位噪声,DDFS的性能指标远超传统频率合成技术,因此广泛应用于数字通信和精密仪器中。利用直接数字频率合成技术能为
2、感应式磁力仪提供高精度的标准定标信号源。DDFS输出信号的频率表示为:其中FCW为频率控制字,传统方法的相幅映射结构基于查找表ROM。ROM容量随输出的位宽D成指数增长 。为了减少ROM容量,将相位累加器的位宽截断并保留高W位,作为相幅映射的输入位宽。由于相位截断,会使合成信号的无杂散动态范围(Spurious Free Dynamic Range,SFDR)有明显的下降。非量化输出的SFDR为所截断字长的线性函数 ,可近似为:D为输出信号的位宽,SFDR应大于量化信噪比。利用三角函数四分之一象限对称性的象限压缩方法,能进一步减少查找表容量,节省75%的资源使用。仅依赖对相位字的截断和象限压缩
3、,无法可观地减小查找表容量。多种其他幅相映射方法被广泛研究,通常分为两大类:ROM压缩算法的角分解法 和ROM-Less的幅相转换技术。ROM-Less型DDFS摆脱了大容量查找表的限制,利用逻辑运算,将相位转为幅度。如旋转角算法(CORDIC算法) ,泰勒级数展开算法 ,分段线性插值 和分段多项式近似法 。在分段多项式近似方法中,随分段多项式近似算法阶数和分段数的增加,在得到更小幅度误差和高SFDR同时,增加了硬件资源占用和功率消耗。因此平衡分段多项式近似算法的分段数与最高阶,是算法硬件实现平衡性能与资源占用的关键。1 分段多项式近似算法方法研究用不等分的两段四阶偶次幂多项式近似为目标函数,
4、以区间压缩方法为前提,拟合余弦函数的前四分之一周期。相位分段点将0,/2分为两段,拟合目标函数表达式为:pij(i=1,2,j=0,2,4)表示为第i段,j阶的系数。最大幅度误差MAE和SFDR是评价DDFS输出信号的两个重要指标,MAE降低到0时,理论上SFDR为无穷大。由于量化位宽和硬件资源的限制,在实际的硬件电路中无法实现。可通过减小MAE来增大SFDR。值固定时,通过最小均方MMSE得到对应目标函数最小误差的多项式系数:在相位点为=/3处,取得最MMSE,最大绝对误差为2.110-42-12。表1为拟合结果多项式的系数。f(x)的SFDR理论上限可通过傅里叶级数展开获得,由于所合成的余
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 关于 分段 多项式 似的 DDFS 研究 FPGA 实现 设计 过程 浅析
链接地址:https://www.31doc.com/p-3388037.html