关于高速ADC和DAC与FPGA的配合使用浅析.doc
《关于高速ADC和DAC与FPGA的配合使用浅析.doc》由会员分享,可在线阅读,更多相关《关于高速ADC和DAC与FPGA的配合使用浅析.doc(3页珍藏版)》请在三一文库上搜索。
1、关于高速ADC和DAC与FPGA的配合使用浅析许多数字处理系统都会使用FPGA,原因是FPGA有大量的专用DSP以及block RAM资源,可以用于实现并行和流水线算法。因此,通常情况下,FPGA都要和高性能的ADC和DAC进行接口,比如e2v EV10AQ190低功耗四通道10-bit 1.25 Gsps ADC和EV12DS130A内建4/2:1 MUX的低功耗12-bit 3 Gsps DAC。 通常情况下,这些转换器的采样率都达到了GHz的级别。对工程师团队来说,除了混合信号电路板布局之外,理解和使用这些高性能的设备也是一个挑战。这些e2v数据转换器具有带宽宽、性能好的特点-数据手册上
2、通常称为模拟全功率带宽-即使是在高奈奎斯特区。(这种能力是不多见的。)正是因为有着优异的转换性能,才可以使用直接上转换和下转换,这样可以减少部件数量、降低功耗以及节省成本。在高频时,奈奎斯特采样率(每个周期两次采样)是无法维持的。一个例子就是使用一个2.5GHz采样率的ADC去采样一个3GHz全功率带宽的模拟输入。根据奈奎斯特准则,高于1.25GHz的信号将会被混叠回第一奈奎斯特区,这些混叠图像是基础信号的谐波分量,因此和非混叠信号一样,包含了同样的信息。相反的,如果你在使用DAC,进行直接转换时,你需要确定在上奈奎斯特区你想要使用的谐波。然而,对于DAC,在更高的频率下,你需要对DAC的衰减
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 关于 高速 ADC DAC FPGA 配合 使用 浅析
链接地址:https://www.31doc.com/p-3389019.html