利用Artix-7 FPGA设计高性能USB器件.doc
《利用Artix-7 FPGA设计高性能USB器件.doc》由会员分享,可在线阅读,更多相关《利用Artix-7 FPGA设计高性能USB器件.doc(3页珍藏版)》请在三一文库上搜索。
1、利用Artix-7 FPGA设计高性能USB器件作者:Tom Myers 高级硬件工程师,Anritsu 公司 tom.myersanritsu低功耗的赛灵思 FPGA 系列使总线供电的 USB 器件设计垂手可得凭借在市场中数十亿的端口数量,通用串行总线 (USB) 成为实现主机与外设之间千兆位以下连接的首选接口。不过,由于 USB 规范有着严格的浪涌电流和稳态工作电流限值要求,因此由总线供电的器件应用经常忽视FPGA,而是更愿意采用性能和灵活性都不及 FPGA 的微控制器解决方案。随着赛灵思低功耗系列器件中最新成员ArTIx-7 的问世,这种情况将不复存在。通过严加注意系统级功率转换效率和排
2、序,并使用 VivadoDesign Suite 中的功耗估算和优化工具,设计人员能够克服这些挑战性限制,从而实现高性能、紧密集成的并由总线供电的定制器件。让我们来看一下如何以 ArTIx-7 MicroBlaze平台为基础构建由总线供电的 USB 2.0 高速器件。在 Anritsu 公司,我们成功利用该方案开发出一款最新的微波功率测量产品。该新产品设计采用USB 2.0 高速接口,相比前一代采用 USB 全速微控制器解决方案的产品而言,显著提高了测量吞吐量。更高的测量吞吐量可缩短制造生产测试应用的测试时间。最终可帮助客户节约成本系统设计Anritsu项目中,我们必须要克服的主要障碍是 50
3、0 毫安(额定 5V)的稳态电流消耗限值。因此,我们的系统设计方案以功耗预算为中心。我们将数据手册上电流消耗的典型值和最大值制成功率预算电子数据表。功率预算中的大部分是针对200MB 的最小片外存储器需求。最适合此需求的是标准 4Gb LPDDR2 器件。我们利用厂商应用指南提供的详细方法生成该器件的电流消耗估算,并应用估算的数据流配置文件。我们还利用Xilinx Power EsTImator (XPE) 等工具,通过假设功能、时钟速率和触发率,对各种可编程器件及其它解决方案进行了评估。我们确定了几款备选器件,并且利用MicroBlaze、存储器控制器(使用存储器接口生成器 (MIG)构建出
4、完整系统的子系统,再使用 Vivado 的 IP Integrator 工具添加各种外设的接口模块,以精确功耗、尺寸和I/O 估算值。我们快速获得可综合目标,并利用 Vivado 功耗报告精算功耗大小。由于MIG 本身不提供到LPDDR2 器件的 AXI 本地连接,因此我们过后自己开发该链路。在我们的AXI层(shim) 做好之前,我们使用 MIG 生成的 LPDDR2 实例设计进行初步的功耗估算和尺寸调整。图1 给出了得到的系统架构。降低器件的晶片温度能减少漏电流功耗。策略包括尽可能减小器件晶片尺寸并选择尽可能大的封装正如Vivado DesignSuite 用户指南:赛灵思功耗分析与优化(
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 利用Artix-7 FPGA设计高性能USB器件 利用 Artix FPGA 设计 性能 USB 器件
链接地址:https://www.31doc.com/p-3394286.html