前端设计的电路要求和权衡因素详解.doc
《前端设计的电路要求和权衡因素详解.doc》由会员分享,可在线阅读,更多相关《前端设计的电路要求和权衡因素详解.doc(6页珍藏版)》请在三一文库上搜索。
1、前端设计的电路要求和权衡因素详解S逐次逼近型(SAR) ADC提供高分辨率、出色的精度和低功耗特性。一旦选定一款精密SAR ADC,就必须确定获得最佳结果所需的支持电路。需要考虑的三个主要方面是:模拟输入信号与ADC接口的前端基准电压源数字接口今天,小编分享的内容将重点介绍前端设计的电路要求和权衡因素。前端包括两个部分:驱动放大器和RC滤波器放大器调节输入信号,同时充当信号源与ADC输入端之间的低阻抗缓冲器;RC滤波器限制到达ADC输入端的带外噪声,帮助衰减ADC输入端中开关电容的反冲影响。为SAR ADC选择合适的放大器和RC滤波器可能很困难,特别是当应用不同于ADC数据手册的常规用途时。根
2、据各种影响放大器和RC选择的应用因素,ADI提供了设计指南,可实现最佳解决方案。主要考虑因素包括:输入频率吞吐速率输入复用选择合适的RC滤波器要选择合适的RC滤波器,必须计算单通道或多路复用应用的RC带宽,然后选择R和C的值。图1显示了一个典型的放大器、单极点RC滤波器和ADC。ADC输入构成驱动电路的开关电容负载。其10 MHz输入带宽意味着需要在宽带宽内保证低噪声以获得良好的信噪比(SNR)。RC网络限制输入信号的带宽,并降低放大器和上游电路馈入ADC的噪声量。不过,带宽限制过多会延长建立时间并使输入信号失真。在建立ADC输入和通过优化带宽限制噪声时所需的最小RC值,可以由假设通过指数方式
3、建立阶跃输入来计算。要计算阶跃大小,需要知道输入信号频率、幅度和ADC转换时间。转换时间,tCONV(图2)是指容性DAC从输入端断开并执行位判断以产生数字代码所需的时间。转换时间结束时,保存前一样本电荷的容性DAC切换回输入端。此阶跃变化代表输入信号在这段时间的变化量。此阶跃建立所需的时间称为反向建立时间。在给定输入频率下,一个正弦波信号的最大不失真变化率可通过下式计算:如果ADC的转换速率大大超出最大输入频率,则转换期间输入电压的最大变化量为:这是容性DAC切换回采集模式时出现的最大电压阶跃。然后,DAC电容与外部电容的并联组合会衰减此阶跃。因此,外部电容必须相对较大,达到几nF。此分析假
4、设输入开关导通电阻的影响可忽略不计。现在需要建立的阶跃大小为:接下来计算在ADC采集阶段,ADC输入建立至 LSB的时间常数。假设阶跃输入以指数方式建立,则所需RC时间常数为:其中,tACQ为采集时间,NTC为建立所需的时间常数数目。所需的时间常数数目可以通过计算阶跃大小VSTEP与建立误差(本例为 LSB)之比的自然对数来获得:因此,将上式代入前面的公式可得:等效RC带宽借助RC带宽计算公式,选择16位ADCAD7980(如图3所示),其转换时间为710 ns,吞吐速率为1 MSPS,采用5 V基准电压。最大目标输入频率为100 kHz。计算此频率时的最大阶跃:然后,外部电容的电荷会衰减此阶
5、跃。使用27 pF的DAC电容并假设外部电容为2.7 nF,则衰减系数约为101。将这些值代入VSTEP计算公式:接下来计算建立至 LSB(16位、5 V基准电压)的时间常数数目:采集时间为:计算:因此,带宽为3.11 MHz, REXT为 18.9 .最小带宽、吞吐速率和输入频率之间的这种关系说明:输入频率越高,则要求RC带宽越高。同样,吞吐速率越高,则采集时间越短,从而提高RC带宽。采集时间对所需带宽的影响最大;如果采集时间加倍(降低吞吐速率),所需带宽将减半。此简化分析未包括二阶电荷反冲效应,它在低频时变成主要影响因素。输入频率非常低时(多路复用器切换通道时,阶跃大小将是ADC的满量程,
6、对于上例而言是5 V。在上例中使用多路复用输入时,线性响应所需的滤波器带宽将提高到3.93 MHz(此时阶跃大小为5 V,而非单通道时的1.115 V)。假设条件如下:多路复用器在转换开始后不久即切换(图5),放大器和RC正向建立时间足以使输入电容在采集开始前稳定下来。图5. 多路复用时序对于计算得到的RC带宽,可以利用表1进行检查。从表中可知,要使满量程阶跃建立至16位,需要11个时间常数(如表1)。对于计算的RC,滤波器的正向建立时间为11 40.49 ns = 445 ns,远少于转换时间710 ns。正向建立不需要全部发生在转换期间(容性DAC切换到输入端之前),但正向和反向建立时间之
7、和不应超过所需的吞吐速率。对于低频输入,信号的变化率低得多,因此正向建立并不十分重要。表1. 建立至N位分辨率所需的时间常数数目计算出滤波器近似带宽后,就可以分别选择REXT和 CEXT的值。上述计算假设 CEXT= 2.7 nF,这是数据手册所示应用电路的典型值。如果选择较大的电容,则当容性DAC切换回输入端时,对反冲的衰减幅度会更大。然而,电容越大,驱动放大器就越有可能变得不稳定,特别是给定带宽下REXT值较小时。如果 REXT值太小,放大器相位裕量会降低,可能导致放大器输出发生响铃振荡或变得不稳定。对于串联 REXT较小的负载,应采用低输出阻抗的放大器来驱动。可以利用RC组合和放大器的波
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 前端 设计 电路 要求 权衡 因素 详解
链接地址:https://www.31doc.com/p-3395015.html