双相位锁定回路助力数位中频系统摆脱时钟抖动.doc
《双相位锁定回路助力数位中频系统摆脱时钟抖动.doc》由会员分享,可在线阅读,更多相关《双相位锁定回路助力数位中频系统摆脱时钟抖动.doc(2页珍藏版)》请在三一文库上搜索。
1、双相位锁定回路助力数位中频系统摆脱时钟抖动本文根据光纤接入数位中频系统的时钟使用情况,分析时钟抖动对类比数位转换器(ADC)和相位锁定回路(PLL)性能影响的塬理,包括相位锁定回路基本原理和相位杂讯优化方式,最后提出采用双相位锁定回路完成去抖和时钟分发的解决方案。无线射频远端装置(RRU)、数位光纤直放站等常见的数位中频系统,其设备中的时钟讯号多从近端通过光纤传输过来。由于光纤传输的色散影响,原有时钟参考讯号在通过光口晶片后,其抖动指标会恶化。而在远端设备中,这个时钟讯号将会做为整个系统的参考时钟,包括ADC、数位类比转换器(DAC)、调製器和相位锁定回路等。如果这个参考时钟讯号的抖动性能不佳
2、,将会造成系统中上述元件的性能恶化,所以在光纤接入的数位中频系统中,时钟抖动设计非常重要。时钟相位杂讯影响ADC性能讯噪比(SNR)是数位中频系统中的ADC受关注的指标,这个指标会影响系统的动态范围。一般设计好的高速ADC,其SNR则固定。比如AD6649在95MHz频宽和245.76MSPS的取样速率条件下,SNR为73.4dBFs。这个指标的前提是ADC的参考时钟抖动指标非常好,如果系统提供给ADC的时钟抖动不好,则会恶化实际SNR水准(图1)。图1 实际SNR取决于系统工作频率和时钟抖动为什么会出现上述现象?如图2所示,采样时钟的抖动在输入讯号投影误差的大小会随着采样时钟自身抖动增加而增
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 相位 锁定 回路 助力 数位 中频 系统 摆脱 时钟 抖动
链接地址:https://www.31doc.com/p-3399292.html