告诉你真正的verilog执行顺序,纠正你的思路偏差.doc
《告诉你真正的verilog执行顺序,纠正你的思路偏差.doc》由会员分享,可在线阅读,更多相关《告诉你真正的verilog执行顺序,纠正你的思路偏差.doc(2页珍藏版)》请在三一文库上搜索。
1、告诉你真正的verilog执行顺序,纠正你的思路偏差 程序执行顺序 和C+/C+一类编程语言不同,HDL用于电路描述,代表着门电路和触发器的组合。任何时刻,只要上电后,FPGA就等价于一堆数字电路,每个电路按照自己的条件执行,不会因为某个模块放在代码前面,就会先工作。这就需要设计人员,按照每个模块并行工作的思路来调整设计。这给软件开发人员入门带来了难度,但是同时也是FPGA的价值所在,正因为FPGA能够并行执行,所以很多算法和设计可以在低频时钟下高实时性,快速出结果。这是FPGA的优势,也是火起来的一个重要原因,所以希望大家好好去理解。同时大家要明白verilog不是不能实现顺序执行,而是实现
2、顺序执行并不像语法那么直观,最简单的顺序执行方法就是用状态机去控制每一个寄存器的跳变,C/C+编程也可以认为本质上就是大型的一个状态机,verilog要做到那样也只是做成状态机去模拟他的工作。只要是数字电路能够实现的,FPGA都可以做到。模块内部的执行顺序比较复杂,优秀的设计中,模块内部是并行工作的,即使是begin end语句内部,这里很多读者会问,begin end不是串行语句块吗?下面详细解释这个问题。begin end之间存在阻塞赋值和非阻塞赋值2种赋值方法,如果使用不当不仅仅会出现竞争冒险,还会导致你的理解和编译器理解不一样,最终生成的电路和自己想的天差地别,导致一些难修正的错误。所
3、以必须按照以下两条执行准则使用赋值语句:描述组合逻辑的always块里面用阻塞式赋值描述时序逻辑的always块里面用非阻塞赋值在组合逻辑中,阻塞赋值只和电平有关,往往和触发边沿没有关系,可以看成是并行运行的组合逻辑电路。而时序逻辑中,非阻塞赋值是本身就是并行执行的。因此,优秀的设计,其begin end内部也是并行执行的。大家为了加深理解,可以去看看实例说明里面的例子。 实例说明 modulepara_demo(clk,reset,a,b);inputclk;inputreset;input3:0a;output3:0b;reg3:0tempa1,tempa2,b;always(posedgeclk)beginif(!reset)begintempa1大家再看仿真图,tempa2 并不是等到a+1的结果给到tempa1后才执行的tempa1+1,而是执行a+1的同时也在执行tempa1+1。三句累加都是同时进行,看下图就知道都是对前一个数值基础上加1。所以tempa1和tempa2相等,而不是相差1。看此文之前请千万很熟悉verilog语法,能区分可综合,不可综合语句。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 告诉 真正 verilog 执行 顺序 纠正 思路 偏差
链接地址:https://www.31doc.com/p-3405734.html