在FPGA逻辑设计中编程语言最容易忽略的错误.doc
《在FPGA逻辑设计中编程语言最容易忽略的错误.doc》由会员分享,可在线阅读,更多相关《在FPGA逻辑设计中编程语言最容易忽略的错误.doc(2页珍藏版)》请在三一文库上搜索。
1、在FPGA逻辑设计中编程语言最容易忽略的错误我知道,我对与电子有关的所有事情都很着迷,但不论从哪个角度看,今天的现场可编程门阵列(FPGA),都显得鹤立鸡群,真是非常棒的器件。如果在这个智能时代,在这个领域,想拥有一技之长的你还没有关注FPGA,那么世界将抛弃你,时代将抛弃你。本公众号作者ALIFPGA,多年FPGA开发经验,所有文章皆为多年学习和工作经验之总结。逻辑写多了,有时候一些基本的错误忘了避免了。昨天设计逻辑的时候就不小心触雷了,有个信号有激励没响应,后来看了时序报告,有这么一句话。这是 什么呢?锁存器啊!最容易产生的是在always(*)语句中,最后一定是所有分支条件都要描述并赋值
2、。状态机中,同样如此,不但需要有default的状态,每个状态的都要有所有的分支都要赋值。如果设计很大,不容易查的话,可以打开综合报告,搜索LATCH关键词,查看是否有锁存器的产生,有就赶紧更改设计。而时序逻辑综合结果必然是触发器,因此不用检查时序逻辑的分支条件。所以还是那句话,能用时序逻辑,就尽量别用组合逻辑。当然如果是老鸟,这句话可忽略。阻塞和非阻塞,这件事情百分之九十九点九九是笔误,没见过开发者没事非要冒险试一下=跟=的区别。很多人说这两个没啥区别,这两个符号啊,没出事就好,出事了查起来就烦了。所以记好了,组合逻辑里面用=,时序逻辑里面用=,肯定不会错。硬件描述语言的坑还是很少的, 搞来搞去就是组合逻辑、时序逻辑,一些generat加for循环就算复杂的了,因此这块能说的不多。编程语言不是语言本身,而是每句逻辑之后的电路,新手入门学习的初学者一定要注意。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 逻辑设计 编程 语言 容易 忽略 错误
链接地址:https://www.31doc.com/p-3408140.html