基于ADSP-TS101S的多芯片数字信号处理系统的实现方案.doc
《基于ADSP-TS101S的多芯片数字信号处理系统的实现方案.doc》由会员分享,可在线阅读,更多相关《基于ADSP-TS101S的多芯片数字信号处理系统的实现方案.doc(4页珍藏版)》请在三一文库上搜索。
1、基于ADSP-TS101S的多芯片数字信号处理系统的实现方案摘 要:本文是基于ADSP-TS101S的多芯片数字信号处理系统的实现方案。该系统应用于某雷达的信号处理机。文中首先介绍了多片TIgerSHARC DSP芯片构成的信号处理系统组成;其次估计系统的运算量,所需计算时间;最后具体说明了CPLD产生复位信号及并-串转换功能实现的方法。引言随着人们对实时信号处理要求的不断提高和大规模集成电路的迅速发展,作为数字信号处理的核心和标志的DSP得到了快速的发展和应用。本文基于ADI公司的一款DSP TIgerSHARC,比较详细地介绍了在信号处理系统中的一套具体实现方案。图1 信号处理机结构框图系
2、统设计及各部分功能简介本系统是某雷达的信号处理机,通过ADC读入中频数据,DSP1、DSP2完成数据的脉冲压缩和旁瓣抑制,DSP3、DSP4完成数据的积累和求模,DSP5实现视频数据的归一化、通过DAC输出视频数据和发送并行数据。系统结构如图1所示。本系统中,ADC采用具有12位有效数据位、25MSPS转换速率的AD9225,将I、Q两路模拟信号以某一采样率转换为数字信号,高10位送至DSP。本系统采用TIgerSHARC DSP,该芯片最高运行速度300MHz,内核指令周期3.3ns,每周期能够执行多达4条指令,24个16-bit定点运算和6个浮点运算,并包含6MB的片内SRAM,具有很高的
3、存储和运算性能,在信号处理领域应用价值很高。为了简化系统硬件,减少DSP片间连线,系统的5个DSP以松耦合的链路方式进行连接。DSP1通过外部DMA方式读入中频解调后的I、Q路数据,DSP1对读入的部分数据进行脉冲压缩(匹配滤波),并将处理后的数据及未处理数据通过链路口2发送给DSP2。DSP2对剩余的数据进行脉冲压缩。DSP2将所有处理完的数据送至DSP3。由于要进行几十帧的积累,数据量很大,DSP3和DSP4分别承担一半数据的积累、求模运算。DSP4把求模结果发到DSP5。DSP5将数据归一化生成视频数据,视频数据以DMA方式通过外部口送出。在不同工作模式下还要发送并行数据到CPLD。程序
4、加载:本系统采用EPROM程序引导方式。利用TIgerSHARC DSP的链路口进行数据传送时,每次发送字长必须设置4字,发送字数必须为4的倍数,且数据起始地址必须每4字对齐。故发送方DSP必须每次从EPROM读入4个32位字,通过加载链路发送。DAC采用具有10位有效数据位、125MSPS转换速率的高速器件AD9750,将视频数据以某固定速率转换为模拟信号。图2脉冲压缩滤波器算法框图图3 TigerSHARC DSP的上电复位波形CPLD完成数据锁存、DSP的复位信号产生和将并行数据转换为某波特率的串行数据输出(串行输出满足RS-232标准)等功能。时钟:DSP内部均采用板内40MHz晶振产
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 ADSP TS101S 芯片 数字信号 处理 系统 实现 方案
链接地址:https://www.31doc.com/p-3409124.html