基于ADS8365的多路数据采集存储系统设计.doc
《基于ADS8365的多路数据采集存储系统设计.doc》由会员分享,可在线阅读,更多相关《基于ADS8365的多路数据采集存储系统设计.doc(4页珍藏版)》请在三一文库上搜索。
1、基于ADS8365的多路数据采集存储系统设计本文为大家介绍由TMS320F2812和ADS8365构成的多路数据采集存储系统设计。TMS320F2812介绍TMS320F2812是一款TI高性能TMS320C28x系列32位定点DSP处理器,TL2812-EVM是基于TI TMS320F2812而研发的一款高性能DSP开发板,采用核心板+底板方式,尺寸为185mm*135mm,底板采用沉金无铅工艺的两层板设计,它为用户提供了SOM-TL2812核心板的测试平台,用于快速评估核心板的整体性能。TI主推高性能 TMS320C28x系列TMS320F2812 32位定点微控制单元(MCU),主频高达
2、150MHz;具备I2C、SPI、CAN、PWM等总线接口,适用于各种控制类工业设备;体积小、性能强、便携性高,同时适用于多种手持设备;符合高低温、振动测试,满足工业环境应用。ADS8365介绍ADS8365是一种高速、低功耗、6通道同步采样与转换、单+5V供电的模数转换芯片。转换最大采样吞吐率可达5MHz,并带有80dB共模抑制的全插分输入通道以及6个差分采样保持放大器。引脚内部还带有2.5V基准电压和高速并行接口。同步数据采集系统硬件设计TMS320F2812和ADS8365的接口设计ADS8365的数据读出可采用直接地址读方式、FIFO读方式、循环读方式,因此与TMS320F2812的接
3、口至少有3种互连方案。本采集系统选择直接地址读方式,由XA2:0作为变换结果寄存器低位地址,当ADS8365的CS引脚为高电平时,其数据总线处于高阻状态,当CS引脚置低电平时并口数据总线上输出当前数据。具体的连接电路如图1所示。ADS8365可使用单独的外部晶振,或使用TMS320F2812I/O口模拟晶振,本系统使用TMS320F2812EVA的T1PWM来产生ADS8365的CLK时钟输入信号。为了实现六个通道的同步采样,把TMS320F2812的GPIOB14引脚与ADS8365的HOLDA、HOLDB、HOLDC信号相连,控制3个ADC采样/保持模块的同步。EOC连接到TMS320F2
4、812的XINT1。若要构成12/24等多通道数据采集,可以利用TMS320F2812的低位地址线进行ADS8365的CS扩展,其余信号如CLK和HOLDX可以与上述控制信号线接在一起。在本系统中,由传感器输出的电压信号范围是5V,而ADS8365芯片的模拟输入端能接收的信号范围是2.5V,因此在ADS8365前端用功率运放电路实现信号的调理,本文采用OPA227芯片来实现。原理图如图2所示。图2双极性信号输入电平转换电路原理图OPA227是TI公司生产的高精度、低噪声运算放大器,具有8MHz的带宽,开环增益可达160dB,偏置电压75V,可应用于信号采集和通信设备中。图2中下面的OPA227
5、是跟随电路,用来提供2.5V的参考电压;上面的OPA227用来实现电平信号的运算。在实际应用中还应在输入端加一个OPA227用来提高输入阻抗,增强系统的抗干扰能力。图中R1、R2分别选择2k和10k温漂较小的精密电阻。数据采集系统软件设计TMS320F2812芯片提供了良好的C语言开发环境,使用C语言缩短了开发周期,降低了编程的复杂性。下面先给出程序流程图,由流程图可以看出程序的执行顺序:首先,上电后由硬件复位ADS8365,初始化TMS320F2812,设置相应的系统主频及与采样有关的高速外设时钟频率;然后配置TMS320F2812与AD转换芯片工作用到的事件管理器的Gpio口;最后初始化中
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 ADS8365 路数 采集 存储系统 设计
链接地址:https://www.31doc.com/p-3409125.html